面向10到100 MIPS性能需求的SoC系统,本课题在8位8051兼容内核基础上进行扩展研究。为利于借助兼容32位商用SoC总线的IP资源进行设计重用,并借助相应的软硬件开发工具,本课题选择了AMBA 2.0总线规范。该设计为8051兼容内核扩展了AHB主设备接口,使之能以标准32位AHB主设备IP的形式用于AMBA SoC。内部的桥接电路完成了8051内部总线与AHB总线之间的协议转换。封装而成的处理器IP能无缝替换原有的32位处理器,有助于加快系统研发以及构建低成本的SoC解决方案。同时利用最新的存储工艺制程发展,本课题采用0.18um工艺的片上嵌入式FLASH存储器作为程序存储器,使得封装的处理器IP具有更好的可编程性能。本课题分析了性能瓶颈,提出了添加指令高速缓存的设计方案。通过参数化建模指令高速缓存,本课题得到了8051构架下指令高速缓存的性能特性随参数的变化关系。在测试结果和设计约束的基础上,本课题实现了一种128字节容量的直接映射方式指令高速缓存,使得系统能工作于176MHz时钟频率。相比直接集成嵌入式FLASH方案最高工作于47.4MHz具有最高11.85 MIPS峰值性能,优化的设计使速度提升了近3.7倍。达到了在有限的面积代价下显著提升了系统性能的效果。本课题设计的处理器IP在对8051兼容内核最小的改动下完成了设计。通过进一步的优化有望提升此IP的价值。此外,未来的研究工作也可以基于此IP展开。