随着科技的进步和通信技术的发展,人们对便携式电子设备的要求不断提高,这使得低功耗模数转换器(ADC)的设计成为主流。因此对低功耗并且高速高精度模数转换器的研究具有非常重要的意义。　　本文设计了一款12位100Msps流水线ADC,该ADC主要包括运算放大器、采样保持电路、时钟产生电路、子流水线级电路、数字延时校正电路等模块。本设计在采样保持电路和子流水线级电路中采用增益增强型折叠式共源共栅运放来保证电路处理信号的精度和速度;输入前级采样开关使用栅压自举开关以获得更高的线性度和采样精度;通过数字校正电路对每级输出进行同步和校正,提高了电路整体性能。　　本设计采用了多种技术对流水线ADC的功耗进行了优化:(1)采用双通道时间交织结构,整体电路由两个通道组成,每个通道都是一个12位50Msps的流水线ADC,其采样速率为整体电路的一半,这就降低了ADC对运放的要求,可以用较低性能的运放达到很高的采样速率,降低了功耗;(2)采用双通道间共享运放技术,相比传统的单通道ADC,虽然该ADC有两个通道,但是通过通道间运放共享,并没有增加运放的数量;(3)针对采样电容和运算放大器引入逐级递减优化技术,很大程度上减小了ADC整体功耗。　　在 Cadence平台上利用 Spectre仿真器对各个模块电路进行仿真验证,并对整体电路进行了仿真和测试。仿真结果表明,在1.8V电源电压下,所设计的ADC有效位数(ENOB)为9.50 bits,功耗约为265.9 mW,满足设计要求。最后采用SMIC0.18μm CMOS工艺对模数转换器的版图进行了设计并对各模块进行了后端仿真验证。芯片的核心面积为3146μm×1559μm。