在3G及更高级的移动通信中的信道编码方案为Turbo码。随着移动通信标准对通信速率突出更高的要求,Turbo基带芯片也必须做的更快。然而,由于Turbo译码的复杂度比较高,要想提高译码速度通常只能靠加倍逻辑门的数量来实现,而基带芯片的面积毕竟有限,仅仅靠提高面积总会遇到瓶颈。为了解决这个办法,概率计算技术被引入,从而提供一种新的译码思路。相比于传统的加权二进制来表示一个数据,概率计算使用一串随机码流来表示数据。基于这一点我们做了如下几点工作。一是理解并仿真了传统的Turbo译码算法中的max-log-MAP算法。论文中探讨了使用概率计算方法实现时有可能出现的问题,并通过对计算过程中的参数加以限制解决了这个问题。之后设计了几个概率计算器件,并分析了性能。仿真结果指出这些器件的关键指标会对算法的精确度有影响,于是通过软件仿真确定了它们的参数。同时,我们也使用仿真程序测试了概率计算译码算法的性能,发现与理想算法相比概率计算方法仅有0.1dB的损失。接着使用硬件语言设计整个译码器。在确定了确定了硬件架构,自底向上编写了各个部件之后,通过仿真软件验证了各个模块以及整体的有效性,得到的结果与软件仿真的结果相同。最后采用130nm工艺观察所占用资源以及性能。通过使用前端软件完成了代码综合,确定了此设计能够在100MHz的时钟的情况下达到600Mbps的速度,若使用先进工艺则能非常容易的达到4G要求。通过将这个数据与实际使用的译码器的数据相比较得知本设计有大约50%的加速比。