对于传统共享总线片上系统(SoC)的通信结构中存在的延迟、通信性能瓶颈以及设计效率问题，片上网络(NoC)提供了一种新的片上通信结构解决方案。然而，随着工作频率的不断提高，NoC也将面临由全局互连网络引起的功耗和延时对系统性能的限制，而且随着工艺的继续发展，这种影响将不断地增加。因此，针对NoC互连网络的高速低功耗设计已成为研究热点。　　 本文通过在NoC结构中应用串行编码技术和低摆幅技术来改善NoC中关键互连(包括路由间数据链路和时钟网络)对系统性能的限制：对最优串化率的分析，表明了在NoC通信链路中采用串行编码技术，可以明显改善链路和路由开关的面积和功耗开销；基于对电容驱动类型的低摆幅电路的总结，设计了一种改进型FIR滤波器作为驱动器来产生低摆幅信号，并用双尾灵敏放大器将低摆幅信号恢复为全摆幅信号，与采用传统驱动电路相比，设计的NoC互连结构能够达到更高的数据率，并且可以明显的改善功耗；根据NoC时钟网络全局异步局部同步的结构特点，提出了采用电容驱动型低摆幅电路的一种瀑布型NoC时钟网络，该时钟网络的时钟频率可达5GHz，功耗仅为传统时钟网络的49％，并能有效抑制了串扰和电源噪声对时钟网络的影响。