卫星通信经过半个多世纪的发展，已逐渐成为远距离通信、军事通信乃至个人通信等的重要手段。纠错码技术作为其中保证信息正确传输的有效手段，经历了从卷积码到RS码、Turbo码和LDPC码，逐渐发展，联合应用的过程。传统的RS码由于其纠错能力强，构造方便，编码简单，是卫星通信中常用纠错码之一，CCSDS标准的RS（255，223）码应用尤为广泛。随着卫星通信对数据速率越来越高的要求，本文结合采用全局反向时钟，并且通过对乘法器的改进，在不增加硬件资源消耗的情况下，设计了一种高速的RS编译码器，编码数据吞吐量可达4.48Gbps，译码数据吞吐量可达2.96Gbps。另一方面，可逼近香农限性能的低密度奇偶校验码（LDPC）是已成为卫星通信中的热点研究问题，最新的CCSDS、DVB-S2等相关卫星标准都采用LDPC，其中DVB-S2LDPC码由于其码字长、码率多，不易于硬件实现。本文针对DVB-S2LDPC码庞大的资源消耗和较低的数据吞吐量进行分析，在尽量不影响其性能的前提下，设计了一种基于最小和算法的高速译码器的FPGA实现方案。该方案采用180路并行，6bit位宽，20次迭代，在降低资源消耗量的同时，最高可支持208.9MHz的时钟，数据吞吐量可达340Mbps。论文基于Xilinx SC5VSX95T芯片，通过开发板下载测试，验证了其优越性。另外，该译码器方案还可以兼容其它第二代DVB标准。