NoC具有良好的可扩展性和并行通讯能力,解决了传统总线结构的可扩展性差、带宽有限、通讯效率低等问题,具有广泛的应用前景。但与此同时,带来一系列新的挑战,NoC架构下的存储问题就是其中之一。随着NoC计算系统数据带宽的增加,以及处理器处理能力的增强,对存储容量、数据带宽以及访问延时的要求也不断提高,NoC架构下的访存带宽和访问延时问题成为新的关键问题。本文在既有基于PCC通讯机制的NoC架构下,以基于PCC的外部访存问题为研究对象,以面向DDR2／DDR3的存储器接口设计为研究载体,研究NoC架构下访存带宽与访问延迟的优化设计问题。论文的主要工作和结果如下:　　 1.基于NoC多核架构,给出了存储器接口模块的设计方案,在网络通讯节点挂接DDR2／DDR3 SDRAM,用于存储较大网络数据包,提供多通道、高带宽、低访问延时来满足系统的数据通讯效率要求。存储器接口采用状态机的方法实现数据的存取控制；提供独立的FIFO作为缓存,完成片上网络数据与DDR2／DDR3控制器用户端口数据的转换；通过仲裁模块分配多个通讯节点对存储器的访问。在功能上保证数据处理单元和存储器间的高效数据交换。　　 2.完成了NoC架构下多通道存储器接口系统结构设计,使用硬件语言描述完成电路设计,完成了模块级和系统级功能仿真,并在Virtex开发板上实现了FPGA原型验证。所设计的DDR2存储器接口和DDR3存储器接口的数据位宽为32位和64位,在90MHz的频率下可以达到2.8Gbps和5.7Gbps的带宽,并支持单通讯节点和多通讯节点的挂接,具有很好的灵活性。　　 3、优化DDR访问调度,单个读写访问的等待时间为存储器固有的读写访问延时,采取背靠背(back-to-back)突发读写,实现相连读写命令间的数据无缝传输,隐藏了访问延时,使得系统的数据传输效率提高了一倍。