当集成电路工艺特征尺寸到达45nm节点及以下时,铜互连工艺中的RC延迟因受尺寸缩小规则影响而迅速增大,并由此对半导体器件的速度及可靠性产生威胁而成为一个巨大挑战。为寻求可能的解决方案,半导体工业界已经开发出各种新工艺和新结构以抑制RC延迟的持续增大,这些方法主要分为两类:通过采用低电阻率的互连金属材料,诸如用Cu代替传统使用的Al,来降低串联电阻;及通过使用低介电常数互连介质材料,诸如用SiOC代替SiO₂,来降低电容。本文主要从降低串联电阻的角度出发,集中于两个可改善RC延迟的方面进行描述。论文研究了采用原子层淀积方法（ALD）淀积金属Ru薄膜的生长过程。根据文献报道及实验中发现,采用ALD方法在各种衬底上的Ru晶粒成核非常困难。因此,对待淀积的衬底尝试了不同预处理方法,比如沿衬底表面引入水蒸汽流以引入羟基,将衬底在AuCl₂稀释溶液中浸蘸以通过Au²⁺进行表面活化,在衬底上用PVD方法预淀积超薄Ru籽晶层以降低Ru晶粒的成核势垒,以及使衬底表面经受低能量Ar⁺的轰击以改善表面化学状态等,通过不同方式改善先体吸附的表面化学状况从而提高晶粒密度。实验结果表明,低能Ar⁺轰击是最有效的,经断面电子透射显微镜（XTEM）及其他表征手段证实,经Ar⁺轰击预处理及400个ALD生长循环后,在TaN衬底上获得了连续而均匀的Ru膜。采用ALD方法可将具有良好导电性、可直接电镀的Ru层与当前使用的、优秀的扩散阻挡层兼粘合层TaN层相结合,将为无籽晶Cu互连工艺铺平道路。论文研究了在NiSi衬底上采用Cu接触的工艺及扩散阻挡层研究。研究了Ta/TaN及Ru/TaN作为扩散阻挡层的Cu/NiSi接触性能,采用四探针方法（FPP）,X射线衍射（XRD）,俄歇电子能谱（AES）,深度X射线光电能谱（XPS）,扫描电子显微镜（SEM）,及透射电子显微镜（TEM）技术研究了样品的结构特性及热稳定性。引入了较为灵敏的肖特基势垒特性测试,结合肖特基势垒高度拟和和反向漏电流测试来观察Cu经过扩散阻挡层、NiSi后对界面特性的影响。利用Ru/TaN作为铜接触的扩散阻挡层,目前还没有文献报道。实验结果表明,用PVD方法制备的Ta/TaN和Ru/TaN阻挡层体系分别在经历长达半小时的450℃和400℃高温热处理时表现出良好的扩散阻挡特性。通过选取合适的扩散阻挡层体系,Cu在NiSi源/漏衬底上的直接接触将可作为一种备选的工艺结构,从而有望取代钨塞工艺,实现极具潜力的“无塞”工艺。