通用串行总线(Universal Serial Bus，USB)凭借其价格低廉、使用简单、协议灵活、接口标准化和易于端口扩展等优点，迅速占领了计算机外设接口领域的统治地位，而且随着USB技术的广泛应用，在各种SoC系统中集成USB功能也成为一种必然趋势，因此本文设计实现了USB2.0接口IP核。该设计综合了对设计者两方面能力的要求，ASIC体系设计的能力和通信协议理解分析的能力，除具有较强的理论研究意义，也具有较高的实践价值。随着IP核的日益丰富，如何提高IP核的重用性，将不同的IP核有效地互连起来，快速搭建所需的SoC芯片，成为SoC设计领域的研究热点。所以本论文首先对IP核的可重用技术进行了研究。介绍了三种不同的IP核(软核、固核、硬核)以及开发不同IP核的流程，并且介绍了三种常用的片上总线(Core Connect、Advanced Microcontroller Bus Architecture Wishbone)。接着从USB2.0协议的星型体系结构、四种信息包(令牌包、数据包、握手包、特殊令牌包)的格式、四种传输方式(控制传输、同步传输、中断传输、批量传输)、设备六种状态(连接状态、加电状态、缺省状态、地址状态、配置状态、挂起状态)之间的转换等方面描述与分析了USB2.0协议。在详细分析USB2.0协议之后，本论文按照芯片的高层次设计综合流程，在借鉴许多成功USB接口芯片设计的基础上，把USB2.0接口划分为UTMI、协议控制器、缓冲接口和仲裁器、设备状态寄存器、缓冲区、Wishbone总线接口六个功能模块，利用FSM(Finite State Machine)模型对主要模块进行建模，并使用Verilog硬件描述语言描述了USB2.0 IP核。设计中，UTMI模块的主要功能是给收发器芯片和协议层控制器模块之间提供数据传递的通路；检测USB总线上的事件，完成设备在各个状态之间的转换。协议控制器模块是USB2.0设备接口里最复杂的模块，它负责对接收到的数据包进行解析和发送，去除或加上PID和CRC检验字段。USB状态寄存器保存USB设备中各个端点和USB设备当前操作状态的信息。缓冲接口和仲裁器模块的功能是根据当前情况决定把缓冲区中的数据送往接口电路或Wishbone上所连接的控制器／应用设备，同时暂时存储数据。最后，对编写好的USB2.0 IP核进行仿真和综合。仿真阶段，使用Synopsys公司的仿真工具VCS对各个子模块进行功能仿真，并进行了系统功能仿真。综合阶段，使用Synopsys公司的综合工具Design Compiler对IP核进行了逻辑综合，并针对USB IP核的特点，采用合适的综合策略和优化手段，对综合结果进行了分析。