随着人工智能应用的发展,基于卷积神经网络(Convolution Neural Network,CNN)的深度学习算法成为机器视觉处理领域的核心算法。但是面对互联网数据的爆炸式增长,深度学习网络变得日益复杂,计算量持续大幅度增长等问题,传统的通用处理器已经不能满足性能需求,研究其硬件加速器对设计智能芯片具有重要意义。DSP面向数字信号处理应用,具有功耗低、性价比高、可编程性好等特点,基于通用DSP架构集成专用的CNN加速器可以发挥通用DSP的性能,既可以利用DSP的原有编程开发环境,又可以快速提高DSP对深度学习算法应用的加速性能,快速扩展了DSP的智能运算范围。本文面向图像处理、视频智能处理加速需求,基于某数字信号处理器X-DSP的体系结构,设计实现了一种CNN加速器。论文的主要工作如下:首先,在分析卷积神经网络的算法和X-DSP的体系结构与性能的基础上,设计了CNN加速器整体设计结构;根据其外部存储带宽确定CNN加速器运算单元性能和片上缓存大小。通过对卷积层算法的并行性分析展开了理论分析和片上缓存设计。其次对池化层中常见的最大池化和平均池化展开了讨论,提出了对运算单元功能的扩展,最后实现了ReLU激活函数,对卷积层完成的所有输出特征值进行激活。其次,为了节省存储部件带宽,提出了软件压缩数据、硬件解压数据的方案。提出了一种基于描述符的控制信号,用户可以通过DSP将提供的库函数准备好,运算过程中不需要干预运算。加速器与DSP连接时采用了AXI总线协议,实现了加速器面向DSP的接口设计。最后,采用Verilog HDL实现了CNN加速器的RTL级代码,并完成了模块级功能验证和性能评估,实验结果表明,所设计的CNN加速器功能正确。同时基于某厂家40nm标准单元库下按照1GHz的目标频率对设计进行逻辑综合,时序满足要求。