时钟频率动态重置技术,是指通过软件动态地改变电路模块的工作时钟频率,以达到降低功耗、减少散热,延长电路模块使用寿命等作用。此项技术被广泛地应用到处理器之中,使处理器在性能和功耗上达到比较理想的平衡。国际上比较有代表性的主要有Intel公司的SpeedStep技术以及AMD公司的Cool’n’Quiet和PowerNow!技术。而国内对此项技术的研究却少之又少,远远落后于国外。本文中,首先针对现有混合模式时钟管理器(MMCM)动态重置算法占用大量ROM空间、与用户交互性不强的问题,提出一种基于FPGA的频率动态重置改进型算法。动态重置端口(DRP)与加强型MMCM原型连接,采用状态机来驱动DRP,顺序实现读取输出端口寄存器地址、读取分频值、使能端口寄存器读写等功能,以达到软件动态改变电路模块工作频率的功能。然后,我们设计了一个用户可控的频率动态重置系统,用户在电脑终端直接输入电路模块序号和频率值即可改变相应模块的工作频率。该系统主要由处理器软核MicroBlaze连接电脑和动态重置模块BeatMaster而成,BeatMaster的可重置输出时钟信号作为MicroBlaze和PCIe的测速模块Speed_Test的工作时钟。此系统可作为时钟发生模块应用到其它系统中,即可使用户任意改变其余模块的工作频率。时钟频率动态重置的最终目的是减少电路的功耗,因此,监测不同工作频率下电路模块的功耗情况成为此研究的必需项目。基于System_monitor模块,我们设计了一个功耗监测系统,其主要组成模块为电脑终端、MicroBlaze、System_monitor模块和BeatMaster模块。用户可在电脑终端的界面中发布指令改变MicroBlaze和UART的工作频率,并实时地监测芯片的功率值。通过对测量功率值的记录、统计分析,证明随着工作频率的增大,功率呈非线性增长。