近年来，智能手机、平板电脑等手持通信设备的迅速发展推动了通信终端芯片的飞速进步，其强大的计算能力及丰富的功能使得通信终端芯片的功耗越来越高。对基于亚65nm CMOS工艺所实现纳米集成电路，其静态功耗已经大到可以和动态功耗比肩的程度，所以降低芯片电源网络的静态和动态功耗已经成为纳米级集成电路设计的最重要环节之一。论文基于TSMC28nm CMOS工艺，研究了通信终端数字基带芯片的低功耗电源网络设计，采用了基于统一功耗格式技术的低功耗设计方法，完成了芯片功耗意图的设计和验证。在设计实现的过程中探索了电源控制时序、电源恢复预充电等关键技术，实现了低功耗。论文采用Modelsim完成了带有电源信息的逻辑仿真，验证了功耗意图与RTL设计的一致性，并给出了测试方法及仿真波形结果。论文所提出的一些电源网络的实现方法以及注意问题，全部来自于芯片低功耗设计实践经验，具有良好的参考价值。