论文部分内容阅读
解决横向功率MOSFET器件击穿电压(BV)与比导通电阻(Ron,sp)之间的矛盾关系是一个重要的课题。对于低压功率LDMOS(BV<200V)器件而言,沟道电阻和漂移区电阻一样,对器件的导通损耗有重要影响。槽栅技术的引入,可以增加器件的沟道密度,并优化电流分布,有效的增加器件的开态电流,降低沟道电阻。高K介质在功率器件中可以调制电场分布,提高漂移区掺杂浓度,改善耐压的同时降低器件的漂移区电阻。本文将结合槽栅技术和高K技术的优点,提出三种电导增强型横向功率MOS器件,致力于改善LDMOS的“硅极限”问题。(1)提出一种具有分离三栅和高K介质的SOI LDMOS器件。该器件具有分离的三栅和位于耐压区的高K介质,三栅包括一个平面栅和两个延伸至埋氧层的分段槽栅,高K介质与漂移区在器件中交替排列。开态时,三栅结构形成了一个平面沟道和两个纵向沟道,不仅增加了沟道密度,还可以使电流在体内分布更优化;同时,槽栅、高K介质和漂移区还构成了MIS电容结构,在漂移区靠近高K的侧壁形成高浓度的电子积累层,有效提升了器件的开态电流;关态时,MIS电容辅助耗尽漂移区,提高其掺杂浓度,进一步降低器件的比导通电阻;再者MIS电容从源到漏逐渐减小,辅助耗尽作用也越来越弱,使均匀掺杂的漂移区等效为线性分布,器件电场更加优化,耐压有所提高。通过仿真优化,TSG-HK LDMOS器件的耐压为97V,比导通电阻为0.34mΩ·cm~2,与相同尺寸的槽栅超结器件相比,比导通电阻下降了62%,有效的改善了硅极限问题。(2)提出一种具有双栅和超低阻电流通道的LDMOS器件。该器件具有双栅,高K介质和P条,双栅包括平面栅和槽栅,槽栅与高K介质相连,N漂移区位于高K介质的两侧,P条位于N漂移区的外侧。开态时,双栅形成平面沟道和垂直沟道,增大了沟道密度,槽栅、高K和N漂移区构成的MIS电容会形成电子积累作用,有效提升器件的电流密度;关态时,MIS电容和P条共同辅助耗尽漂移区,进一步提高其掺杂浓度,使器件的比导通电阻显著降低。在仿真中,该器件的耐压为76V,比导通电阻为0.2mΩ·cm~2,优值达到了28.9MW/cm~2。(3)提出一种具有多积累层的横向功率MOS器件。该器件具有槽栅结构和与漂移区相间排列的高K介质,槽栅底部与P阱接触,高K介质底部和埋氧层之间还留有一部分漂移区。开态时,槽栅侧壁和底部都会形成反型层沟道,有效的提高了器件的沟道密度;同时槽栅、高K和漂移区构成的MIS电容会在靠近高K介质的漂移区中产生电子积累作用,所以高K介质侧壁和底部的漂移区中都有高浓度的电子积累层,极大地增加器件的开态电流。关态时,MIS电容结构会辅助耗尽漂移区,提高其掺杂浓度的同时改善体内电场,这对于提升器件性能有很大的作用。仿真结果表明,器件的耐压为126V,比导通电阻为0.78mΩ·cm~2。