本文首先对存储器发展过程中出现的数种不同结构存储器和存储器控制器技术进行总结,分析它们之间的异同点。以这些研究为基础,根据课题来源32位高性能网络处理器的需要,设计了一种存储器控制器体系结构,最大的特点是采用了地址、数据和控制信息的单独物理通路的体系结构,提高带宽利用率。该存储器控制器可外接ROM存储器、SRAM存储器、FLASH存储器,通过寄存器编程来适应不同类型的存储器,能够较好的利用不同类型存储器的读写带宽。本文采用verilog硬件描述语言实现了该存储器控制器部分模块单元功能的代码级描述,包括Push-Pop和队列优先级需要的存储单元,对其进行了仿真验证。从仿真结果上看,基本达到设计要求,实现了基本的读写功能;对于CAM设计,给出了CAM的存储单元、数据比较和输入的电路结构图。本文另外一部分工作,是围绕集成电路关键面积提取算法开展研究。分析了主流关键面积研究方法中的Monte Carlo方法、多边形算子方法、Voronoi图等,指出了传统关键面积提取方法的不足,并提出了一种改进的、较为精确的关键面积提取方法。相关计算分析表明:本文改进方法与原方法相比,数值变化趋势符合物理规律,而且要更为精确。由本文典型计算案例分析:当缺陷半径等于间距大小时,对于简单的长而窄的线条,改进后的模型比原模型精确度提高约为2.9%;简单的短而宽线条结构,改进后模型精确度相对比较高,达到3.9%左右;对复杂版图而言,改进后模型精确度更为突出。就某些典型结构来说,精度提升可达10.4%。所开展的研究对集成电路可制造性设计(DFM)有着较为重要的意义。