随着雷达数字信号处理技术的发展,雷达信号处理在面临越来越严峻形势的同时也有了更多的技术选择。目前拥有大规模逻辑资源的FPGA具有高集成度、高可靠性和低成本的优点。已经能够在一定程度上实现DSP的相应功能,尤其在大运算量实时信号处理上,FPGA更具有优势。因此,本文设计了一种通用高性能标准FPGA信号采集处理系统。该系统由数据采集板与处理板两部分组成,分别实现雷达信号处理中的数字正交检波与数字脉冲压缩的功能。本文首先介绍了数字正交检波与脉冲压缩的功能原理,接着从系统总体设计方案出发,根据系统与技术指标要求,给出了具体的硬件结构设计方案。然后分别对数据采集板和信号处理板的设计与实现进行了详细的阐述,完成了具体硬件电路设计以及FPGA中的实现结构。最后就是将系统应用于某实际雷达系统中,介绍了测试系统的构成、测试方法和测试步骤,并给出了系统测试结果,通过系统的实测结果验证了该系统设计的正确性。