本次课题的具体目标是实现100MHz带宽的数字存储示波器正样机的研制，具体主要性能指标达到最高实时采样率20MSa/S、等效采样率10GSa/S、被观测信号3DB模拟带宽达100MHz、采样数字分辨率8bit；双通道，幅值灵敏度：5mv－5v／div，扫速2.5ns--5s／div。该方案具有较高的性价比，较强的市场竞争力和广阔的应用前景。随机采样原理相对于实时采样原理的优点在于不需要高精度的、高性能的硬件支持，这对于器件的选用有很大的余地，难点在于随机性的保证和内插技术的应用和时间放大倍数的可确定度。针对目前国内元器件生产能力和进口器件状况，选用随机采样原理具有很高的技术优势，随着器件成本的降低和高性能器件的出现，完全可以做出更高性能的同类产品。内插技术的应用使得随机采样理论能够得以实现，内插技术相当于测量用的“尺子”，“尺子”最小分辨能力决定了最后采样点重新在时间轴上位置排列的真实可靠程度，这里尺子的最小分辨能力是由双斜率积分时间扩展器放大倍数决定的，所以说该模拟充放电放大电路在整个方案中是个很关键的部分。该方案的优点在于运用了大规模可编程逻辑器件CPLD来实现随机采样原理，可编程逻辑器件不但完全可以实现分离逻辑器件的功能组合，而且能够实现其独特的功能，比如在采样数据存储地址和读出地址方面的优点。选用一般的A/D转换器和uP控制器即能实现对高频率的重复信号进行测量，大大降低了成本和外围电路复杂程度和设备体积，有利于制作便携式示波器。当然，所有这些优点是以增加技术方案难度为代价的，比如可编程逻辑器件内部功能单元实现要和其CPLD所具有的主要功能、电磁兼容（EMC）能力、速度等级相符，所有这些特性要进行综合的考虑。