随着集成电路产业的快速发展，其生产制造设备的换旧和维修费用也在显著增加。为了降低芯片的成本，越来越多的设计公司开始采用代工的方式生产电路。这种设计与制造分离的商业模式给电路产品带来了新的安全威胁。当设计好的电路被交付第三方以后，恶意的制造方有可能植入带有恶意目的的硬件电路，即硬件木马。硬件木马可以造成电路功能失效或者信息泄露，而且具有很强的隐蔽性。为了躲避常规的电路测试，硬件木马在设计时会选择非常苛刻的激活条件，使得传统的测试方法难以检测，因此关于硬件木马的测试方法及可测试性设计的研究成为了近年来的热点。　　硬件木马测试的最大难点是木马电路的激活难度较大。由于木马电路的输入节点都是电路中激活概率很低的节点，这些节点在工作时的跳变概率很低，使得植入的硬件木马要在电路工作很长时间后才被激活。为了改善这个问题，本文提出了一种基于激活概率分析的抗硬件木马电路设计方法，与基于逻辑测试的木马检测方法结合，可以有效减少木马电路的激活时间，提高木马检测的成功率。　　这种方法的思路是通过施加随机激励统计电路内部节点的激活概率，然后对激活概率较低的节点（容易受到木马攻击的节点）进行概率模糊处理。概率模糊处理是通过植入一些单元电路使电路可以工作在两种不同的状态。一种是“正常状态”，一种是“防护状态”。电路在启动时需要输入一组密码，如果密码正确，电路会进入“正常状态”，该状态下插入的概率模糊电路不会影响原始电路的功能;当输入密码不正确时，电路会进入“防护状态”。这种状态下电路中激活概率最低的节点会“隐藏”起来。这样恶意方设计的硬件木马电路只能植入到激活概率较高的节点或者概率模糊单元电路的内部节点中。植入到激活概率较高的节点的硬件木马会很容易被检测，而植入到概率模糊单元电路内部节点的硬件木马，将会攻击无效。　　实验采用了ISCAS89 s1494基准电路作为木马检测的待测电路，设计了五种不同结构的硬件木马电路植入其中。在没有经过抗木马设计方法修改前，施加了1000个测试向量进行检测，没有一个硬件木马被成功检测出来。而经过抗木马设计方法修改后，植入的硬件木马中大概40％落入了概率模糊电路中，攻击无效;剩余60％的硬件木马则在测试阶段被成功检测出来。因此本文提出的抗木马设计方法可以有效的提高对设计电路的保护能力，增大木马检测的覆盖率。