目前,现有的卷积神经网络由于其结构复杂且依赖的数据集庞大,难以满足某些实际应用或者计算平台对运算性能的要求和能耗的限制。针对这些应用或计算平台,对基于ARM+FPGA平台的二值算法进行了研究,并设计了二值化卷积神经网络(Bianry Neural Network,BNN),该网络减少了数据对存储单元的需求量,也降低了运算的复杂度。首先,本文在FPGA上进行了一些优化包括矩阵算法的优化,数据分布的优化,网络规模的优化等。对FPGA上实现BNN时遇到的一些问题进行了分析,提出了切实可行的解决方法。根据BNN网络的运算方式,设计了并行的流水线式处理方式,将BNN网络的推断过程分为了三个部分,包括输入模块、卷积层模块、全连接层模块。同时,在软件实现阶段使用C/C++的开发模式,不仅降低了整个工程的开发难度,加快了算法的实现,也缩短了开发的周期。本文在ARM+FPGA平台内部实现BNN网络的前向推断过程中,通过将卷积的乘累加运算转换为XNOR逻辑运算和popcount等操作,提高了整体的运算效率,降低了对能源和资源的消耗。此外,根据网络中数据存储的特点,提出了新的改进缓冲行处理算法,提高了网络的吞吐量。最后实验的结果显示本文的实现方式在GOPs、能源和资源效率方面均优于现有的FPGA神经网络加速方法。