数字图像处理是在计算机图形学的基础上发展而来的，它将模拟信号转换为了数字信号，从而提高了图像传输的质量。但由于直接转换得到的图像数据量很大，因此，必须对其进行压缩。出于对图像质量和压缩处理的实时性需求，本文提出了一种新的解决方法，将压缩标准算法JPEG应用到FPGA芯片设计当中，从而满足系统的需求。　　本文利用当前流行的可编程器件FPGA（Field Programmable Gate Array现场可编程逻辑门阵列）实现国际标准的压缩算法JPEG，将多媒体功能的单独解决变为集中解决，将模块体系结构与算法相结合。用硬件描述语言Verilog HDL进行了芯片的设计；充分发挥了FPGA在并行处理能力和高速计算方面的优势。并结合HDL语言仿真软件ModelSim进行了仿真，证明了本文研究的可行性和正确性。整个设计分两个方面：硬件设计和软件设计。硬件方面从电源设计、PROM配置、去耦电容和时钟等方面进行了详细描述；软件方面从 JPEG压缩的重点：色彩空间转换、DCT变换、量化、Z字扫描等方面进行了详细描述。　　文章最后利用一副连续的彩色条纹图像对本文设计的FPGA进行了JPEG功能验证，从Modelsim时序仿真波形可以看出，本设计的正确性。并将其应用到数字相机系统中，利用实际拍摄的图像进行处理，进一步验证了本系统具有实际的可用性。但由于本文JPEG算法设计的功能缺失，本系统依然存在图像传输过程中的丢包现象。这个缺憾也将成为今后研究的方向，亟待解决。