论文部分内容阅读
电子元器件的集成化、小型化和高速化是微电子技术发展的主要驱动力。高介电常数材料是电子元器件如动态存储器(Dynamic random access memory,即DRAM)和多层陶瓷电容器(Multilayer ceramic capacitor,即MLCC)的核心材料,研究和开发高介电常数材料是促进电子元器件进一步小型化和高性能发展的“瓶颈”和热点。2000年M. A. Subramanian等人发现具有钙钛矿结构CaCu3Ti4O12(CCTO)材料,在低频下介电常数为12000左右,并且在室温到300℃之间其值几乎是常数,具有很好的温度稳定性,引起了人们很大的关注。虽然CCTO陶瓷的介电常数很大,但介电损耗也很大,难以实用化和商业化。与CCTO结构相似的Na0.5Bi0.5Cu3Ti4O12 (NBCTO)是否也具有巨介电性?是否具有较低的介电损耗?因此,寻找一种具有高介电常数、低介电损耗和良好温度稳定性的新型巨介电材料是一项紧迫而又具有重大实用意义的课题。本文以Na0.5Bi0.5Cu3Ti4O12陶瓷为研究对象,通过传统固相法研究不同工艺条件、A位取代对Na0.5Bi0.5Cu3Ti4O12陶瓷相结构、显微结构与介电性能的影响规律,以获得高介电常数和低介电损耗的高介电材料。首先,采用传统固相法制备NBCTO陶瓷,系统研究预烧温度、烧结温度和保温时间等不同工艺条件对Na0.5Bi0.5Cu3Ti4O12陶瓷相结构、显微结构、介电性能的影响。结果表明：当预烧温度为800℃,烧结温度为1000℃,保温时间为7.5 h时,获得了纯的类钙钛矿结构,且晶界清晰、气孔少的NBCTO致密陶瓷。NBCTO陶瓷具有巨介电性,其介电常数高达13495并具有低的介电损耗(0.031),同时在-60到150℃范围内还具有良好的温度稳定性(-4.19%～-0.44%)。阻抗谱图表明,NBCTO陶瓷内部存在着由绝缘晶界和半导化晶粒组成的内部阻挡层结构,晶粒电阻(Rg)为12.10Ω·cm,晶界电阻(Rgb)为2.009×105Ω·cm。其次,研究K+离子、Li+离子取代Na+离子对Na0.5Bi0.5Cu3Ti4O12陶瓷显微结构和介电性能的影响。结果表明,当K+、Li+取代量较少时,Na0.5-xKxBi0.5Cu3Ti4O12(NKBCTO)、Na0.5-xLixBi0.5Cu3Ti4O12(NLBCTO)获得了纯的类钙钛矿结构；而当K+、Li+取代量为0.15时,出现了铜的氧化物的杂峰。随着K+、Li+取代量的增多,介电性能越来越差。当K+、Li+取代量为0.05时,NKBCTO、NLBCTO陶瓷的室温介电常数都比纯NBCTO陶瓷的介电常数要小得多,分别是8616和7062。该材料介电损耗增大,分别为0.0417和0.0585,仅维持了良好的温度稳定性,分别为-4.17%～+0.31%和-4.57%～+0.60%,说明K+、Li+取代A1位的Na+没有提高NBCTO陶瓷的介电性能。最后,详细研究La3+离子取代Bi3+对NBCTO陶瓷相结构、显微结构、介电性能及阻抗谱的影响。结果表明：La3+的取代降低了陶瓷的烧结温度,当La3+的取代量为0.10时,获得了较优的介电性能,使得NBCTO陶瓷的烧结温度从1000℃降低到970℃；并发现NBLCTO陶瓷也具有巨介电性,其介电常数达到1.02×104,介电损耗降低到0.022,可用IBLC理论来解释其巨介电性,同时还兼顾了高的温度稳定性(-1.87%～+3.27%),为满足DRAM和MLCC等电子元器件的实际应用提供了备选的高介电性能的巨介电材料。