数字通信技术是国民经济快速发展的基础,数字调制解调技术也是现代通信技术的重要研究方向,得到了越来越多的关注。在战术通信系统中,常采用差分二进制相移键控(Differentially coherent Binary Phase Shift Keying,DBPSK)直扩信号,其具有抗干扰及抗多径效应等优点,因此研究DBPSK调制解调技术具有重要的意义。在数字调制解调系统中,需要用到大量的加法器和乘法器,传统加法器和乘法器设计常常面临时延问题以及运算速度问题,这样就会带来芯片面积与功耗问题,而余数系统具有并行特性以及较强的差错控制能力,因此可以帮助优化加法器和乘法器的设计。本文的创新点在于使用余数系统对DBPSK调制解调进行优化,采用现场可编程门阵列(Field Programmable Array,FPGA)实现该系统。论文主要研究内容分为四个方面:首先,根据数字通信的理论基础,制定DBPSK调制解调系统的设计方案,包括系统参数的设计以及调制端和解调端各模块的设计。其次,详细描述各组成模块和相关参数,利用MATLAB中的simulink构建系统仿真模型。在此基础上提出基于传统算法的DBPSK调制解调系统在FPGA中的实现方案,并使用verilog语言加以实现。再次,设计testbench仿真验证DBPSK调制解调系统功能,对仿真波形进行分析,在完成功能实现后,进行综合并分析系统中各模块资源占用以及功耗情况。提出基于余数系统的优化方案,设计基于余数系统的FIR滤波器用于DBPSK调制解调中的成型滤波和匹配滤波。设计testbench仿真验证基于余数系统优化的DBPSK调制解调系统功能,验证其功能与传统算法下的DBPSK调制解调系统是否一致。最后,基于传统算法的DBPSK调制解调系统与基于余数系统的DBPSK调制解调系统实现功能上的一致性后,对基于余数系统优化的DBPSK调制解调进行综合,并分析系统中各模块资源占用以及功耗情况,再将其与传统算法下的DBPSK调制解调系统的资源占用及功耗进行对比分析,优化结果显示DBPSK调制解调总功耗降低了9.78%。主要的消耗资源类型Slice LUTs开销降低了79.96%,其他各类资源如Slice Registers、Slice也得到了一定的优化。