近几年来，FPGA已经转变为数字系统的核心并且其市场份额持续增长。与ASIC相比，FPGA具有研发周期短、制造成本低等优势。目前FPGA的价格和功耗不断降低，性能和密度水平却越来越高，使其不仅能满足许多对成本敏感的应用，而且能满足许多更高端应用的要求。我国目前采用的FPGA大多需要从国外进口，因此设计开发具有自主知识产权的FPGA以及配套电子设计自动化软件平台具有重要意义。　　本文的主要工作是为一款具有完全自主知识产权的辐射加固SOI工艺FPGA--VS1000开发专用映射工具，能够实现将综合器生成的EDIF网表结合FPGA硬件结构进行网表转换，并将电路网表映射到硬件结构的功能，同时在映射工具中集成了用于测试的导航映射功能和用于multi-FPGA系统设计的网表分割功能。映射工具作为综合工具和布局布线工具的承接，需要紧密结合FPGA的硬件结构，同时会影响FPGA的资源使用率和布通率，在整个FPGA的EDA流程中起到十分重要的作用。　　本文首先针对利用第三方综合工具不能完全适应特定结构FPGA结构的问题提出了网表转换工具VC的设计与实现，通过逻辑实例的转换、分裂和合并，完成了综合工具输出到映射工具输入的过渡。　　本文采用基于T-Vpack算法的改进算法，对FPGA的可配置模块进行打包聚类，同时映射工具对FPGA的输入输出模块，全局信号模块和存储器模块也会进行映射操作，对输入输出单元和进位链的打包可以有效提升FPGA的资源使用率和布通率。　　本文提出了用于测试的导航映射方法，通过导航映射精确控制FPGA逻辑资源的使用，可以绕开FPGA硬件缺陷进行编程，实现有效的FPGA软件容错功能，同时本方法可以对FPGA逻辑资源进行有针对性的测试，提高FPGA的测试覆盖率。　　针对单个FPGA可配置逻辑模块和输入/输出数目受限难以满足大规模复杂电路系统设计需要的问题，本文提出了一种结合用户约束文件和单个FPGA的EDA设计流程，通过部分人为干涉，对多FPGA系统进行分割的方法。应用这种分割方法，可以提高multi-FPGA系统的划分效率，简化设计的复杂度。基于这种分割方法的分割工具，结合multi-FPGA系统的硬件结构，可以实现一个最多为9芯片multi-FPGA系统的设计和配置。　　最后，开发完成了面向特殊FPGA硬件结构的映射工具，并在映射工具中集成了测试功能和多FPGA系统分割功能，同时引入了架构扩展后的新增功能。