Sigma-Delta模数转换器(ΣΔADC)中采用了过采样和噪声整形技术两个关键技术,使得抗混叠要求非常低;加上信号频带内的量化噪声功率受到抑制,通过数字滤波器滤除信号频带外的高频噪声后,使得转换器的信噪比和动态范围得到提升,并且降低了对模拟电路精度的要求。在对ΣΔADC原理深入研究的基础上,设计出一款基于SMIC 0.35um工艺的ΣΔADC,并运用可行有效的验证方法和仿真工具检验结果。首先,根据指标在MatlabSimulink平台上设计行为级模型,对调制器的非理想因素进行建模,设计合理的放大倍数、摆率、频带以及抽取滤波器级数和降采样率,通过仿真验证后确定电路级设计的性能要求。其次,把所设计的调制器电路生成网表,采用Hspice进行仿真验证;将编写的抽取滤波器Verilog-HDL代码下载到现场可编程门阵列(FPGA)中进行综合电路,并且使用软硬件协同验证平台进行验证。在FineSim Pro上建立模数混合仿真平台,将调制器和抽取滤波器整合,仿真得出的最终信噪比达到设计指标。最后,基于SMIC 0.35um工艺,采用Cadence公司的Virtuoso Layout软件对调制器部分进行全定制版图设计;采用Synopsys公司的Design Compiler(DC)综合出抽取滤波器电路,并使用Astro完成抽取滤波器版图设计。版图都通过DRC和LVS检查。在深入研究ΣΔADC原理的基础上,采用有效的设计、验证方法和仿真工具对所设计的ΣΔADC进行验证。从结果中证明这种设计和验证的有效性、使用工具的合理性,大幅度的减少了仿真时间,缩短了设计周期。