论文部分内容阅读
随着通信技术的发展,高速光网络传输系统得到了越来越广泛的应用。然而,在长距离传输过程中,衰减、色散、串扰对于光信号的可靠传输产生很大的影响。为了保证高速长距离光传输系统数据的可靠性,国际电信联盟(ITU)在ITU-T G.975标准中,建议采用Reed-Solomon (255,239)码作为前向纠错(Forward Error Correction,FEC)码,并建议以2.5Gb/s速率的编解码器为基础,并行使用多个编解码器完成高比特传输速度光纤系统的前向纠错。Reed-Solomon(RS)码是Bose-Chaudhuri-Hocquenghem(BCH)码的一个重要子类,属于线性分组循环码。由于RS码的编解码结构相对简单,性能较好,不仅可以纠正随机错误还可以纠正突发错误,因此在实际中作为高速光通信的前向纠错码得到广泛的应用。基于光通信系统对高速纠错码芯片的迫切需求,本课题对高速RS编解码器的集成电路(IC)实现进行了研究。RS编码器的硬件实现较为简单,而RS解码器则相对复杂。本文采用基于伴随式的时域解码算法设计RS解码器,主要包括伴随式计算、解关键方程和纠错输出等模块。其中解关键方程模块实现的难度最大,其性能的优劣直接关系到整个解码器的性能。本文重点研究了速率达2.5Gb/s及10Gb/s的RS编解码器的硬件实现,包括结构优化和具体实现时的优化设计。该研究对于设计拥有自主知识产权的高性能纠错芯片具有积极意义。本文首先讨论了2.5Gb/s RS(255,239)编解码器的HDL代码设计和结构优化,设计了以FPGA为核心的测试实验平台,并在此实验平台上对所设计的RS(255,239)编解码器进行了功能验证。同时研究了基于标准单元的半定制集成电路设计方法,采用与版图关联的综合方法及Synopsys Design Compiler和Avanti! Apollo等EDA工具,用Artisan TSMC 0.18μm CMOS标准单元库设计了2.5Gb/s RS(255,239)编解码器芯片并通过了后仿真验证。此外,作者还提出了解关键方程模块复用的方法,并将其应用于10Gb/s RS(255,239)解码芯片的设计中并通过了验证。