JPEG2000标准是目前最新的静态图像压缩标准,由联合国图像专家组于2000年12月制定。与传统JPEG图像压缩标准相比,它具有卓越的图像压缩性能和高的图像质量,具有支持图像质量可伸缩、图像渐进传输、感兴趣区域编码及无损/有损压缩等强大功能,可以应用于遥感图像,图像存储,internet,网络浏览等海量数据压缩方面。然而在带来这些优点的同时,JPEG2000的计算复杂度却成倍增加,特别是在EBCOT Tier-1编码算法中。EBCOT Tier-1编码算法中的位平面编码和MQ算术编码两个主要算法,各自都包含了相当的比特级运算和复杂的控制,是整个JPEG2000编码系统中最主要的处理瓶颈。因此,考虑到速度、面积和功耗的需求,研究高性能的位平面编码器和MQ算术编码器的硬件实现具有十分重要的意义。论文的主要工作体现在以下几个方面:提出了一种新的实现字级顺序和并行编码的高性能位平面编码方法及其VLSI结构。新的位平面编码方法采用编码通道预测技术和并行流水线技术来有效减少对存储器的访问和增加系统的并行处理能力,经由一次扫描可实现对一个子块内全部系数所有位样本的编码。提出了一种新的实现字级顺序编码的并行位平面编码结构和一种多字并行的高速结构。比较最新的设计,新的字级并行结构在实现单时钟周期完成1个系数编码的情形下,能够更加有效地减少硬件成本。新的多字并行高速结构通过采用高度的并行处理技术,能够在单时钟周期完成对一个条带列4个系数的编码,完成一个N×N子块系数的编码只需约N2/4个时钟周期。理论分析和实验结果表明,新的实现具有高速的数据处理能力和良好的性价比,可有效地应用于低功耗系统的设计。对MQ算术编码算法进行了深入分析,充分考虑硬件并行执行的优势,在总结前人研究的基础上,对MQ编码算法进行了优化以适应硬件实现。基于优化的编码流程,本文设计并实现了一种基于四级流水线的MQ编码器硬件构架。该硬件结构能够每个时钟周期处理一对输入数据(CX,D),并较好地解决了同一时钟产生两个字节码流输出的问题。采用硬件描述语言完成设计,利用ModelSim进行功能仿真,并基于Altera的FPGA器件EP2SGX90FF1508上进行综合。结果表明,本文设计的编码器最高工作频率达到78.64MHz,占用528个逻辑单元。本文设计在占用较少硬件资源的条件下,较好的满足了系统实时性的需要。