本文是“H.264图像编解码器SOC芯片”项目的子项目“基于DM642的H.264编码器的设计和实现”。本文应用于视频监控系统，主要任务是在基于TITMS320DM642数字媒体处理器的硬件平台上开发和优化H.264“baseline”编码器。 作者对最新的视频压缩编码标准H.264以及H.264在DM642上的实现方面做了研究，尤其针对高性能DSP-TIDM642的特点以及硬件结构，比较且提出了基于DM642实现H.264编码器的3种不同结构并予以实现；对于H.264的关键技术帧内编码，帧间预测，运动估计(ME)等深入研究，结合DM642特性，改善算法性能，提高指令的并行度；充分发掘DSP强大指令集及EDMA控制器等处理器自身的能力；利用一系列DSP开发软件来完成代码分段、减少代码长度，最终开发出自己的H.264C代码H_264，完成了视频监控系统的整体设计并进行DSP/BIOS优化，在此基础上实现了H.264baseline在DM642上的编码。 目前，我们的编码器每秒种可编码20至25帧QCIF图像；15至18帧CIF图像。