摘要：随着集成电路制造工艺的不断进步,芯片设计进入了一个全新的阶段——SoC (System on Chip)阶段。SoC将整个系统集成在一个芯片上,导致芯片设计变得越来越复杂,同时,新的设计方法也由此产生。SoC设计所覆盖的领域非常广,包括各种嵌入式软件、计算机的体系结构以及IP (Intellectual Property)核的设计和复用等。SoC设计中一项关键的技术是IP核的复用,因此,IP核的设计方法以及IP核复用的方法变得尤为重要；IP软核不依赖工艺,其设计的灵活性受到越来越多的关注。因此,如何设计具有可移植性的数字电路IP软核成为了数字集成电路设计的焦点。8位单片机的优势是简单、可靠、高效,因此,被广泛应用于通信、工业控制等领域。近年来,单片机不管是结构还是功耗和速度都有了极大的改善,指令集方面也开始采用精简指令集,减少了单片机内部硬件指令的译码。8bit CPU IP核是以8位单片机作为原型设计的,在不需要复杂计算和控制的SoC中,可以用作主要的的控制和运算单元；即使在比较复杂的SoC中,8bit CPU仍然可以用于模块间通信控制和数据传输。本文重点研究了数字IP软核RTL (Register Transfer Level)级设计方法,选择以8bit CPU IP软核的设计和应用为研究对象,验证并完善了IP软核RTL级设计方法和理论。本文的研究是基于片上心电信号检测系统,对CPU IP软核的功能进行了改进和验证。此系统的开发不但包括了硬件的设计和验证,也包括了软件的开发设计,完全符合SoC的开发特点。片上心电信号检测系统已经在FPGA(Field Programm-able Gata Array)开发板上成功完成测试,采用CSMC0.5um CMOS丁艺流片,版图面积为5.5mm2,时钟频率为48MHz,功耗为67.217mW。本文研究的数字IP软核RTL级设计方法和分析思路,可以应用于混合SoC设计中；而且,所设计的8051IP软核具有很好的可移植性,可以快速移植到不同的SoC芯片中。