近年来,随着人工智能的迅速发展,机器学习、边缘计算等应用领域越来越广泛。这些应用往往需要进行低功耗、低成本和快速的数据读取操作。然而传统的冯诺依曼结构的计算与存储分离的特点是阻碍这些应用发展的一个重要因素。为了克服这些传统的冯诺依曼结构所带来的计算限制,存内计算的概念被提出。本文首先介绍了存内计算研究现状,详细分析了静态随机存储器(Static RandomAccess Memory,SRAM)的工作原理。SRAM具有高速、低功耗以及和数字电路很好的兼容性等优点,因此主要被用作CPU的高速缓存。自存内计算提出以来,SRAM存储模块一直是重点研究对象之一,其中存内计算的关键技术是多行读取技术。本文分析了几种已有的基于SRAM阵列的存内计算技术,并分析了多行读取技术。多行读取技术是存内计算的关键技术,它的精度会直接影响到存内计算的精度。不同于普通的读操作,在存内计算中,每次读操作同时开启多条字线,分别通过控制每条字线开启的时间长短来完成数据权重的映射;对于权重较大的数据,字线开启时间较长会导致放电非线性的产生,从而影响存内计算的精度。为了解决多行读取操作中存在的位线放电非线性的问题,本文基于TSMC 65nm工艺设计了一个电流镜补偿电路。这个补偿电路作用于位线BL/BLB,对于权重较大的数据,当位线放电到一定电压时,PMOS管控制电流镜开启,位线通过电流镜的放电路径继续放电,从而达到了补偿的目的。本文还提出了一种利用多级复制位线技术产生多行读取所需要的8T、4T、2T、1T字线脉冲的结构。在本文中,我们用积分非线性(Integral Nonlinearity,INL)作为衡量放电是否线性的标准,此外我们还用蒙特卡洛仿真的方法作为进一步衡量补偿是否有效的依据。通过分析数据我们可以得到,补偿后数据的非线性下降了约72%;此外我们还分别比较了补偿前后,由反相器链和复制位线产生的字线脉冲所得到的蒙特卡洛数据,同样可以得到位线放电的非线性得到了显著的改善的结论。