随着半导体技术的发展,模数转换器(Analog to Digital Converter, ADC)作为模拟与数字接口电路的关键模块,对性能的要求越来越高。为了满足这些要求,模数转换器正朝着低功耗、高分辨率和高速度方向快速发展。在磁盘驱动器读取通道、测试设备、纤维光接收器前端和日期通信链路等高性能系统中,高速模数转换器是最重要的结构单元。因此,对模数转换器的性能,尤其是速度的要求与日俱增,甚至是决定系统性能的关键因素。　　在分析各种结构的高速模数转换器的基础上,本文设计了一个分辨率为6位,采样时钟为1GS/s的超高速模数转换器。本设计采用的是最适合应用于超高速 A/D转换器的全并行结构,整个结构是由分压电阻阶梯,电压比较器,数字编码电路三部分组成。在电路设计过程中,主要从以下几个方面进行分析和改进:采用了无采样/保持电路的全并行结构;在预放大电路中,使用交叉耦合对晶体管作为负载来降低输入电容和增加放大电路的带宽,从而提高比较器的比较速度和信噪比;在比较器的输出端采用时钟控制的自偏置差分放大器作为输出缓冲级,使得比较输出结果能快速转换为数字电平,以此来提高ADC的转换速度;在编码电路上,先将比较器输出的温度计码转换成格雷码,再把格雷码转换成二进制码,这样进一步提高ADC的转换速度和减少误码率。　　本文采用 SMIC0.18-μm CMOS混合信号工艺,整个系统的版图面积为0.415 mm2。仿真结果显示,在采用时钟为1GS/s,输入模拟信号为14.78MHz时,有效位为5.9比特。在电源电压为1.8V,1GS/s的采样时钟下,功耗仅为33mW。