随着半导体工艺技术的不断完善与创新以及大规模集成电路开发设计水平的逐步提高,近几十年全世界微电子行业得到了突飞猛进的发展,然而伴随发展的同时,新的问题也在不断涌现,器件小尺寸效应和高压高频这“一小一大”两个方面已经慢慢成为了半导体技术的技术瓶颈。由于LDMOS在这两方面的巨大潜力,已然成为世界研究热点,并拟为传统器件的替代品。考虑到绝缘层上硅SOI结构的优良特性,以及在高压特性上的前景,本文选择以SOI的变体结构——部分绝缘层上硅PSOI——为载体,此结构不同于传统SOI衬底,其衬底可以分享一部分纵向电压,从而提高器件的击穿电压。可以进一步改进器件耐压特性。论文首先介绍SOI技术的基本概念以及其优点,并简明扼要地介绍了其制备工艺流程。然后,将高压SOI-LDMOS的耐压技术从横向和纵向两个方向进行了详细介绍。这主要包含横向上表面电场降低(RESURF)原理和纵向上的介质层加强方法,并在两方向上引入多种已出现的LDMOS器件结构来进行分析,以此引入PSOI结构。在最后,详细介绍了一种新型的具有N型埋层的PSOI-LDMOS,并通过器件模拟软件验证其具有良好的击穿电压和导通电阻。然后,论文主要研究讨论了具有不同极性硅窗的高压PSOI-LDMOS。由于不同极性的硅窗在器件结构中归属不同的功能区域,从而两种硅窗在器件中起着不同的作用,对器件性能也有着不同的影响。通过一系列的对比,仿真结果显示P型硅窗的PSOI-LDMOS的高压性能要优于N型硅窗的器件,不但最高击穿电压要更高,同时其导通电阻也更低。由于一般都是较大尺寸下(漂移区长度为20微米,甚至60微米或者更长),对LDMOS进行分析研究,这样做主要是为了通过长的漂移区来获得高的击穿电压,但是众所周知,器件尺度缩小不可避免,所以,本章对小尺寸的PSOI-LDMOS进行了探索,研究表明器件的场板长度、硅窗的长度和掺杂浓度、漂移区掺杂浓度以及衬底掺杂浓度等器件参数,都对击穿电压有非常大的影响。最后,将PSOI和SOI结构中翘曲效应进行了对比分析,结果显示PSOI结构有明显抑制翘曲效应的作用。最后,论文对上述工作作了总结和扩展,指出了工作的不足以及未来探索的方向。