摘要随着半导体技术的迅猛发展，数字信号处理器（DSP）的性能和集成度迅速地提高，DSP 产品得到了日趋广泛的应用。本文介绍了以 AD 公司推出的高速浮点 DSP——TS101 为设计平台的存储器测试用图形发生器的原理、实现过程及其优势。本文以数字信号处理器为基础，详细分析、研究了高速测试存储器的软、硬件。其特点是突破了传统测试方法的限制，结构紧凑，编程灵活，测试速度超过了国内存储器测试用图形发生器 40 MHz 的最高速度。本研究成果对实际应用很有参考价值。本论文分如下四部分进行阐述：第一、 阐述存储器测试的原理。尤其是分析了同步动态存储器 SDRAM 的电路基本结构、工作方式以及其产生内部错误的主要原因； 进而说明了为解决这些问题所使用的主要算法，并对算法的实 现进行了必要的说明。第二、 叙述图形发生器的硬件实现方法。首先介绍了我们的工作平台 ——数字信号处理器 TS101 的性能、工作原理和主要优势。其 次分析了存储器的硬件基本工作原理。最后给出了硬件实现的 整体方案。第三、 详细叙述了整体系统的联调方法，分析、研究和实现了计算机 控制以及与 DSP 之间的通信。第四、 叙述了系统软件的实现方法。具体方法是以 VC 为工具，用 ISA 接口卡对指定存储单元信息进行读入和写出，并令 DSP 以中断 的方式对该信息进行处理。