伴随着现代科技的进步和制造业的发展，无损检测技术在很多重要的工业部门中都得到广泛的应用。无损检测技术有助于改进制造工艺，降低制造成本，提高产品可靠性，以及保证关键设备的安全运行。无损检测技术水平基本上反映了部门，行业，甚至国家的工业技术水平。无损检测有多种方法，如超声，射线，涡流，磁粉等，超声方法是应用最广泛的一种。超声探伤的效果与超声探伤仪的性能密切相关。目前大多数超声探伤仪的核心部分是由FPGA实现的，本文对超声相控阵探伤仪的FPGA中一些关键模块的设计方案进行了研究，实现了这些模块，并在硬件上进行了验证。本文介绍了超声相控阵探伤仪的硬件系统结构和FPGA设计所需要完成的任务，对FPGA进行了功能模块的划分，并着重描述了ADC接口模块，显示子系统，处理器接口模块，以及高阶数大位宽FIR的设计。对于设备上采用的带有高速串行数据流输出的ADC，研究了利用FPGA的多功能IO资源进行ADC接口设计的方法。通过采用FPGA自带的高速串并转换器和专用的高速IO时钟走线资源实现了高达700Mbps数据率的ADC接口，并支持动态延时参数调整以消除应用现场环境条件造成的信号抖动。为了保证超声回波的实时显示，本文对回波曲线及包络的绘制算法，菜单和曲线的显示控制做了详细探讨。显示设备为LCD模组，对非实时更新的菜单界面和实时更新的A扫描显示区域分别采用了单独的外部显示存储器，并充分利用FPGA内部的RAM资源实现A扫描曲线以及包络的计算。处理器与FPGA之间有多种类型的数据交换。为了便于处理器接口的设计，将处理器和FPGA之间通过局部总线的通信抽象为三类，针对每一种应用都做了硬件实现并验证，以便于其他FPGA模块调用。回波信号的处理需要采用高阶数，大位宽的FIR滤波器。本文针对实际应用，提出了一种基于FPGA内部的乘法器资源的时分半并行FIR设计方法。在同一硬件中支持了冲激响应长度为64的非对称系数FIR和冲激响应长度为127的对称系数FIR，充分利用FPGA可达到的高速运行时钟频率，在保证滤波器延迟小的情况下，节省了尽可能多的乘法器资源。