论文部分内容阅读
本文根据DVI1.0规范要求对DVI接收器进行了研究与设计。
作者独立设计了数字锁相环电路和帧定位电路，完成了串行数据的并行化。本文提供这种高速数字视频接口系统，使用低成本的标准CMOS技术，能够有效降低在显示器系统中的电磁干扰和功耗问题。
本文所设计的DVI-receiverIP提供了支持从VGA(640×480像素)到UXGA(1600×1200像素)的显示模式。可以传输的最大数据率达到1.65Gbit/s。模拟锁相环模块和数字锁相环模块构成了时钟和数据恢复系统，主要负责对高速串行数据流的处理，实现时钟和数据的重建。字节调整模块电路主要负责对通道间同步的处理，实现通道同步。