随着集成电路工艺水平的不断提高以及计算机体系结构的不断改进，微处理器的性能越来越高。研究具有自主知识产权的微处理器，对国家的经济、科技及国防事业的发展具有非常重要的意义。　　 DSP&CPU微处理器是国家973项目的重要研究成果，是国内成功研制出的第一款基于多发射超长指令字VLIW和单指令流多数据流SIMD技术的具有可重组结构的高性能微处理器芯片。该芯片采用4发射RISC结构，综合运用了推断推测、定长短向量、可重构及低功耗设计等技术，可广泛应用于语音、视频压缩、图像处理、通信信号处理等多媒体数据处理领域。　　 本论文以DSP&CPU微处理器为基础进行研究，围绕微处理器的三个主要组成部件：内核、外设及存储部件，进行了深入分析和探讨，设计并实现了微处理器关键组成部件，并对多核高速缓存一致性问题进行了研究。　　 当前微处理器设计面临的主要问题包括时钟频率、功耗及存储器访问瓶颈。论文首先设计并实现了SuperV2内核定点ALU运算部件、存储器访问控制部件及写回部件，并进行了指令集仿真及系统功能验证。然后基于改进的牛顿迭代算法，运用高性能并行乘法部件，通过硬件部件的复用，设计了与IEEE754标准完全兼容的多功能浮点运算协处理器。　　 论文接下来首先对高性能存储部件的物理结构进行研究，提出了可兼容存储器访问控制的设计思想，运用动态预测机制及低功耗控制逻辑，实现了可兼容DDR／DDR2控制部件，从而有效地加快了产品上市时间、节约设计成本。论文同时对数据传输策略进行研究，运用系统级设计的方法，设计了高性能、低功耗的直接存储器访问控制部件，并进行了系统功能验证与仿真。接下来对层次化存储结构进行研究，设计了SuperV2高速缓存控制部件。然后研究了高速缓存一致性问题，提出了改进的多核微处理器高速缓存一致性协议。受功耗散热等问题的影响，多核成为当前微处理器设计的主流。因此，论文最后对多核微处理器进行研究，提出了多核环境下进行高速缓存结构优化的设计方案，以一定的硬件面积为代价，从而达到降低系统功耗、缩短访存延时的目的。