【摘 要】
：
随着集成电路技术的不断发展,常用的工艺节点参数大小从早些年的90nm不断向着28nm及以下先进工艺节点进步,低电压设计在现有的集成电路设计中采用的也越来越多。先进工艺与低电压工作条件下,工艺参数的波动导致电路的延时呈现统计分布规律,基于精确静态时序分析（STA）方法估计的电路路径延时无法准确描述电路时序行为特征,由此提取的关键路径组将产生较大的误差。因此本论文研究先进工艺低电压下,考虑工艺参数波动
论文部分内容阅读
随着集成电路技术的不断发展,常用的工艺节点参数大小从早些年的90nm不断向着28nm及以下先进工艺节点进步,低电压设计在现有的集成电路设计中采用的也越来越多。先进工艺与低电压工作条件下,工艺参数的波动导致电路的延时呈现统计分布规律,基于精确静态时序分析（STA）方法估计的电路路径延时无法准确描述电路时序行为特征,由此提取的关键路径组将产生较大的误差。因此本论文研究先进工艺低电压下,考虑工艺参数波动的影响,构建基于图的路径延时模型以及关键路径提取算法。本文首先将电路转化为用节点和时序弧表示的时序图,该时序图为有向无环图（Directed Acyclic Graph,DAG）。本文基于块的统计时序分析方法的基本思想,提出采用统计参数构成的特征参数表征时序弧特征,从而替代传统的基于STA的精确值;通过结合路径计算的SUM和MAX操作以及紧概率计算方法,将时序弧特征降维,不失一般性,最终生成带权值的有向无环时序图。本文进一步针对生成的DAG,采用最短路径快速算法（Shortest Path Faster Algorithm,SPFA）提取出该DAG的最长路径,并同时采用SLF（Small Label First）优化和LLL（Large Label Last）优化对已有的SPFA算法进行优化,从而加速关键路径提取,并采用Yen’s偏离路径算法,提取出电路的关键路径组。本文分别在节点延时模型为一阶模型和偏正态模型的条件下进行验证,由此说明本文提出的路径延时模型以及关键路径提取算法的通用性。本文采用SMIC 28nm,l0028ll＿vlpl＿3r.lib工艺库,电压为低电压0.8V,温度25°C,输入负载为0.4f,输出负载为0.1f,节点延时建模针对反相器,与非门和或非门,测试电路为ISCAS85基准电路中的C17和C499中的部分电路。本文提出的模型与算法通过C++17实现,运行平台为2.8Ghz Intel Core CPU的Windows。实验结果表明:在较小的C17电路中,相对于蒙特卡洛分析方法,论文的分析方法在保证准确率的前提下,速度的提升大于200%,精度满足100%。在较大的C499部分电路中,相对于蒙特卡洛分析方法,论文的分析方法精度满足要求,且速度提升大于300%,精度满足100%。
其他文献
随着5G通讯及轻型紧凑类消费电子产品市场的迅速发展,氮化镓（Ga N）功率器件凭借高功率密度、高开关速度响应等优势,在半导体器件中展现出优越性。目前,功率p-Ga N HEMT器件已经步入商业化阶段,但是一些潜在的可靠性问题依然是限制其在市场中进一步推广的障碍。不同于Si/Si C器件,Ga N器件由于其特殊的器件结构和工作原理,器件本身没有雪崩或者具有很低的雪崩能力,当面临非钳位感性负载开关（U
轨至轨运算放大器（Rail-to-Rail Operational Amplifier,Rt R OP）因其接近电源电压的输入和输出信号范围,已广泛应用于通信、数模转换等众多领域的基础模拟电路之中。为运放精度和速度的需要,在低功耗约束下获得足够大的增益和带宽已成为Rt R OP设计关键而紧迫的挑战。在传统运放结构中,增益和带宽的提高通常以大的静态功耗为代价,低功耗与高速响应的相互制约关系显著增加了
GaN功率器件相对于硅基器件具有开关速度快、临界电场高等优点,被广泛应用于高频功率电子系统中。绝缘体上硅横向双扩散金属氧化物半导体器件（Silicon on insulator-lateral diffused metal oxide semiconductor,简称SOI-LDMOS）是Ga N功率器件栅极驱动芯片中电平移位电路模块中最为关键的高压器件,改善SOI-LDMOS的性能对提升Ga N
在当前社会对于充电需求越来越高的情况下,无线电能传输技术作为一种新型的能量传输方式,区别于常规的有线传输模式,避免了接口、连接线等局限性,已经被越来越多的应用于各类设备中。随着研究深入,针对无线充电系统的先进控制策略设计可以用来提升整体无线充电系统的控制性能以满足实际需求。本文给出了一款基于自适应遗传整定PID（adaptive genetic tuning PID,AGT-PID）控制算法的无线
可移动穿戴设备应用场景需要高精度、低功耗的模数转换器（Analog-to-Digital Converter,ADC）,而逐次逼近型（Successive Approximation Register,SAR）模数转换器具有结构简单、低功耗以及良好的工艺缩减性等特点优势。因此,SAR结构是一种非常好的架构方案,特别是在先进工艺下。论文设计了一款16位低功耗逐次逼近型模数转换器,采样率为100k S
近些年闪存技术迅速发展,从非易失存储NAND Flash到嵌入式多媒体存储e MMC（embedded Multi Media Card）,再到最新的通用闪存存储UFS（Universal Flash Storage）。在移动设备领域中,UFS凭借高带宽、全双工等优势得到越来越多的关注。UFS闪存的物理层采用了移动产业处理器接口联盟发布的M-PHY接口标准,用以实现UFS物理层数据传递,但是当前缺
随着低碳环保逐渐成为国际各类产业发展的趋势,国内也开始大力推广绿色照明工程,LED正踏上越来越多的舞台“发光发热”。今年4月,苹果声称要在最新款的产品中采用Mini LED屏幕,更是体现出了LED推陈出新的速度和广受欢迎的市场需求。由于LED兼具二极管与发光的特性,它的亮度与正向导通电流近似成正比,因此稳定的输出电流成为了当下LED驱动研究的热点之一。针对当前市场对LED驱动器的要求,本文提出了一
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor,IGBT）具有低导通压降、高电流密度、高输入阻抗和宽安全工作区等优点,在电力电子领域得到了广泛的应用。沟槽栅IGBT由于其更低的导通压降与更优的开关特性,已逐渐在电机驱动系统中占据主流。然而,传统沟槽IGBT器件在高速开关过程中会带来较大的di/dt,影响器件开启时的栅控能力。本文旨在对传统沟槽IGBT器件进行
当前锂离子电池使用的商业化石墨负极的理论比容量仅为372 m Ah g-1,已无法满足社会对二次离子电池高容量的需求,因此开发更高比容量的负极材料成为了当前能源研究中的一个热点。其中,硅凭借其高达4200 mAh g-1的理论比容量成为了最具潜力的候选负极之一。然而由于嵌锂过程中高达280%～420%的体积膨胀,纯硅在电池循环充放电过程中会发生粉碎,导致快速且不可逆的容量损失,严重阻碍了其实际应用
在系统级芯片（System-on-a-Chip,SoC）中,一般采用锁相环（Phase Locked-Loop,PLL）来统一整合系统所需的各种时钟信号。时钟产生电路作为SoC的核心驱动模块,对时钟信号的输出频率范围、输出噪声性能、占空比、分相均匀性、功耗及面积都提出了严格的要求。为了满足SoC各模块的工作需求,本文设计了一种宽范围输出的低抖动多相时钟产生电路,采用电流模自适应带宽锁相环架构实现。