数字交换芯片是程控数字交换机中的关键性器件。但是我国数字交换芯片主要依赖从国外进口,随着时间的推移,会面临国外厂家停产或停供的风险,也会随着国内用户需求的改变而要求技术指标的变化,依靠从国外进口难以及时满足国内的需求。因此,研究一种满足国内需求的数字交换芯片具有重要的意义。本文在研究数字交换原理的基础上,对数字交换芯片的功能和结构进行了分析,并讨论了 T型接线器和S型接线器的工作方式和工作原理。依据调度通信程控数字交换机对数字交换网络的需求,设计了一种4096×4096时隙的数字交换网络,该网络采用TST无阻塞结构,初级T接线器采用顺序写入,控制读出工作方式,每个T接线器的母线具有128时隙,S接线器采用输入控制工作方式,次级T接线器采用控制写入,顺序读出工作方式。由于FPGA具有自主设计电路的特点,依据技术指标要求,基于FPGA设计了一种数字交换芯片,可以实现“交换模式”与“消息模式”两种工作模式。该芯片基于数字交换网络原理,主要包括时钟生成模块、数据发送模块,数据接收模块、微处理器接口等4个模块,时钟生成模块主要为数字交换芯片提供工作时钟,产生多种工作时钟;数据接收模块主要是将每条母线上面的时隙进行接收与排序以及存储;数据发送模块主要是将时隙交换之后的时隙进行存储与排序以及发送;微处理器接口模块主要是负责微处理器与数字交换芯片之间的通信,而且可以根据“交换模式”与“消息模式”的工作要求对各个模块进行组合。在Altera公司提供的Quartus开发、平台上利用第三方工县Modelsim软件对数字交换芯片进行了仿真,仿真结果说明该设计方案可以达到技术的要求。最后采用Altera公司提供的Cyclone Ⅳ EP4CEI15F29芯片,将数字交换芯片的代码烧录至该芯片中进行测试,使用Quartus开发平台自带的逻辑分析仪SignalTap Ⅱ对数字交换芯片内部的信号进行了捕获。测试分析结果表明:该芯片实现了“交换模式”与“消息模式”并且达到了技术要求,在帧同步的情况下,可以实现4096×4096时隙的无阻塞交换。