采用人工经验的方法进行电路设计已不能满足较大规模的电路设计要求,而演化算法与可编程逻辑器件相结合产生的演化硬件技术,又为较大规模电路设计开辟了新途径。采用演化算法设计能设计出人们难以想到、新颖且优化的电路结构,电路门数少、电路连接级数少,有效地降低了电路的功耗和延时。因此开展电路演化设计研究有着重大的实用价值和广阔的应用前景。　　 本文主要针对数字电路中的逻辑电路设计展开研究。目前相关逻辑电路设计的研究尚不成熟,只能进行小规模的组合逻辑电路设计,难于进行较大规模的组合逻辑电路设计。本文旨在对组合逻辑电路演化设计进行深入研究与探索,提出有效的电路演化设计算法与改进策略,以提高电路演化设计算法的性能。　　 论文首先介绍课题的来源及意义,数字电路演化设计的国内外研究现状,以及目前数字电路演化设计面临的突出问题。在第二章中,本文对数字电路演化设计所需的硬件结构主要是现场可编程逻辑门阵列(FPGA)以及数字电路设计相关理论基础进行简单介绍,接着介绍了演化算法的三种类型(简单遗传算法、演化策略、遗传程序设计及基因表达式编程)。　　 针对FPGA门阵列结构,探讨常用于数字电路演化设计的编码方式、电路输出端选取策略与适应度评估方法、演化操作方式。其中编码方式采用三元组整数编码方式来表示一个组合数字电路,该编码方式源自Miller的CGP(Cartesian Genetic Programming)；电路上输出端选取策略采取贪婪策略,即选取最大匹配度的单元做输出端；针对逻辑电路演化设计是一个由功能正确、低延时、低功耗三个目标构成,且这三个目标间存在优先级关系的多目标问题,适应度评估方式采取加权法将存在优先级的多目标问题转换成单目标问题；演化操作方式包括选择操作、交叉操作、变异操作,介绍目前常用于逻辑电路设计的锦标赛选择法、多支路交叉法以及自适应变异策略。然后探讨演化算法在数字逻辑电路设计中的应用,介绍了演化策略在数字逻辑电路设计中的应用。并用演化策略算法对常见组合数字逻辑电路(一位＼二位＼三位＼四位全加器、二位乘法器)进行对比实验,依据实验结果分析了算法适用性的特点。　　 在最后的章节中,论文首先针对电路输出端选取策略在演化早期不能有效保留较优支路的缺陷,通过加入辅助电路来提升策略保留优秀支路的性能,提出了输出端选取改进策略；接着针对功能正确目标函数F(x)中加权法的不足,提出了动态加权法。最后针对简单遗传算法与演化策略各自的特点,提出了双种群演化策略的算法模型。基于双种群演化策略,采取改进策略设计出DPES(Double Population Evolutionary Strategy)双种群演化策略的组合数字逻辑电路设计算法。　　 为测试DPES的性能,使用DPES对奇＼偶校验器、全加器、乘法器进行了演化实验,并将DPES的实验结果与ES的演化实验结果进行了比较分析,验证了DPES的稳定性和优越性。　　 论文的结尾部分对本文的研究工作进行了总结,并设想了下一步的研究工作。