论文部分内容阅读
进入二十一世纪以来,多核处理器迅速发展,GPU核心相比于CPU核心有着天然的计算优势。为了提升计算性能,集成CPU核心和GPU核心的异构多核处理器应运而生。当前处理器芯片大多通过片上网络来访问共享资源,随着集成部件数量的增加,出现故障概率也在不断提升,因此片上网络的配置对其性能有着重要影响。异构片上网络(Heterogeneous Network on Chip,HNoC)除了集成CPU核心、GPU核心还集成了其他部件,如末级高速缓冲存储器(Last Level Cache,LLC)和存储控制器(Memory Controller,MC),使得片上的各个部件协同工作,部件间的通信质量就变得至关重要。异构的出现为片上网络的设计带来了新的挑战。其一,GPU拥有大量线程数可并行处理大量的计算资源,这种特性使得GPU与末级高速缓存和内存控制器之间的通信更为频繁。传统的片上网络中各个链路的通信较为平均,而在异构片上网络中GPU节点附近拥塞现象严重,影响系统性能。其二,当片上网络出现故障节点或故障链路时,传统容错路由算法通过绕过故障节点,将数据包传输到下游路由器,以完成通信。当下游节点流量密集时,会造成节点局部流量过大,如果密集的流量不能得到有效平衡,会引起网络拥塞,降低系统性能。针对上述两个问题,本文首先通过分析异构系统中CPU、GPU和内存控制器的流量情况,探究不同节点之间通信特征,得到异构系统流量模型,并提出了一个适用于异构片上网络的拓扑结构,以减少通信密集节点的距离,从而降低访问延迟。其次,提出了一种基于异构片上网络拥塞感知的容错路由算法,将片上网络分区后,为每个区域增加本地拥塞监控器,算法依据监控器提供的当前网络的流量情况,启发式地将转向模型逐个应用到片上网络所有节点的转向。因其使用转向模型,在基于虫孔路由的网络中避免了死锁。为了精准评估实验方案对系统性能的影响,本文选取Noxim片上网络模拟器作为基础实验平台。实验对比所提出的算法与传统具有容错功能的算法,在故障率为5%,10%,15%和20%的异构网络中,平均延迟分别降低了35%,22%,25%和24%,吞吐量衰减分别降低了12.5%,41.7%,23.7%和26.3%,在性能方面有了明显的提高。