随着当今社会数字信号处理技术的发展,数字电路以其设计灵活、成本低、抗干扰能力强、易于集成、方便处理等绝对优势逐渐取代模拟电路成为IC设计的主流,被应用于医疗设备、通信、图像等各个领域。因此,模数转换器作为模拟信号向数字信号转换的接口电路便成为重中之重,在各个类型的模数转换器中,逐次逼近型模数转换器(SAR ADC)以其结构简单、面积小、功耗低、易于集成等优势而受到人们的青睐。然而,逐次逼近型模数转换器虽然可以达到超低的功耗,但速度却低于其他类型的转换器,因此提升SAR ADC的转换速度便成为亟待解决的事情,通过异步时序控制模数转换器是一个提升转换器速度很好的方法。本文设计了一款逐次逼近型模数转换器,并采用异步控制技术大大提升了转换器速度。本文设计的逐次逼近模数转换器包括采样/保持模块、比较器模块、DAC模块、SAR逻辑控制模块以及异步时钟产生模块,并对各个模块进行了具体的设计与分析,同时分析了三种开关时序,并给出了每一种开关时序的优缺点。其中,采样/保持电路作为模数转换器的起始,决定了整个SAR ADC系统的精度,在本课题中采用了栅压自举电路,使采样开关的栅源电压固定不变,减小了由导通电阻引起的非线性误差,并采用差分结构进一步提升了精度,通过仿真我们得知本课题中差分型栅压自举开关的精度达到了10.63位,完全可以满足本课题8位的模数转换器;比较器的速度对于整个系统来说异常重要,由于输入信号电压越大锁存器速度越高,因此我们首先通过前置放大器放大输入信号后再输入latch锁存器两端,这样便缩短了锁存器的响应时间,提升了转换速度,通过仿真分析,本课题设计的比较器可以识别2mv的电压差,可以满足整体系统要求;DAC模块采用电荷再分配技术,利用电容阵列上极板进行采样,根据电荷守恒原理对电荷进行重分配,并通过SAR逻辑控制模块对电容开关进行控制,采用对称开关时序,使比较器两端始终保持差分输入;异步时钟产生模块与比较器模块形成反馈,根据比较器输出结果控制比较器模块和SAR逻辑控制模块进行工作,使比较器和DAC模块完成上一周期的比较后立即进入下一个周期的比较过程,节省了比较器等待固定时钟周期的时间,提升了转换速度,而且不需要外部的高频时钟,降低了功耗。本文基于SMIC 65nm工艺设计了一款8位异步单通道高速SAR ADC,在1.2V电源电压下,采样速率为303MHz,采样点数为1024个点,通过频谱分析可知,SAR ADC的SNDR为49.65dB,SFDR为67.44dB,最终达到的有效位数为7.95位。仿真显示本课题设计的SAR ADC性能优良,可以满足需求。