在智能化、微型化飞速发展的时代中,微显示技术已经融入了现代人的生活,混合现实（MR）、虚拟现实（VR）以及增强现实（AR）在未来更有着巨大的应用市场与空间,但AR/VR/MR这些应用对微显示技术有着很高的要求,需要在一个微显示系统上同时实现高分辨率、低功耗、低延时、小尺寸等应用特点,特别是要兼顾高分辨率与小尺寸,目前的微显示系统要兼顾这些优点还存在着很多难关与瓶颈。针对上述的问题,本文研究了现有的技术,选择从微显示系统中的驱动芯片入手,基于人眼识别与液晶显示的基本特性,提出了一种基于动态子像素融合的驱动方法,该方法适用于当下流行的LCo S、Micro-LED、OLED等不同微显示技术。其实现的基本原理为,将输入的高分辨率视频图像拆分成为低分辨率的视频图像,在不存储的情况下对子像素进行动态融合,使得融合后的一个子像素点就包含了多个相邻子像素信息,即一个发光二极管参与到多个相邻像素的成像,使得低分辨率的微显示屏可显示高分辨率的视频图像,提高了显示分辨率,且无需存储图像数据,节省了大量存储资源,从而减小了驱动芯片的尺寸面积。本文根据完整的ASIC开发流程进行层层递进的设计与实现,逐步证明了这种基于动态子像素融合的驱动方法能实现小尺寸与高分辨率的微显示系统。从算法与电路设计开始,建立Matlab验证模型模拟动态子像素融合,在证明该处理方式能使显示效果得到提高的基础之上,对该方法设计驱动方案,并根据驱动方案划分项目功能模块,运用硬件描述语言Verilog对各个模块进行电路设计。完成RTL级的代码编写后进行FPGA原型验证,在Vivado上与Model Sim进行联合仿真即功能验证,功能验证无误后使用Xilinx Artix-7系列的FPGA开发板作为驱动,点亮960x540分辨率的LCo S与OLED微显示屏,结果显示该驱动方法应用至FPGA实现时节省了FPGA中74%的存储资源,同时显示出了1920x1080分辨率的显示效果,提高了微显示屏4倍的显示分辨率。FPGA原型验证的同时搭建ASIC验证环境,使用NC-Verilog针对图像数据进行仿真验证,并利用逻辑综合工具Design Compiler将RTL代码输出为基于工艺库的门级网表,检查生成出的面积与时序分析报告,网表交由后端P&R后进行在三个工艺脚下的综合验证。逻辑综合后的面积报告显示,芯片面积由18019946.22μm2减小到了1270128.04μm2,即该驱动方法应用至ASIC驱动芯片中可减少93%的芯片面积,从而实现小尺寸与高分辨率的微显示系统。