论文部分内容阅读
单载波频域均衡技术作为对抗无线信道频率选择性衰落的有效手段,可以有效提升无线通信系统数据传输的稳定性和可靠性,近年来得到学者们大量关注。由于该技术需要进行大量FFT（Fast Fouriertransform,FFT）运算,因此,准确识别到不含频率偏移的信号数据作为FFT运算的样本,是实现该技术的前提。引起载波频率偏移的主要原因主要分为两类:无线通信系统信息收发两端之间晶振的偏差和相对运动产生的多普勒频移。频率偏移会在特定符号上累积形成相位旋转,导致接收机无法准确完成同步识别与载波同步。本文对接收机同步算法进行了设计实现,并针对低信噪比环境中载波频偏估计算法性能下降这一问题,提出了一种两步频偏估计算法。首先,本文阐述了宽带无线通信系统的研究背景以及国内外通信技术的研究现状。并对无线通信系统的信道特性、系统模型以及通信过程中信号处理的相关技术进行了介绍。重点讨论了基带信号处理的QPSK（Quadrature Phase Shift Keying,QPSK）调制解调技术、扩频技术,接收机处理数据流的同步识别技术、载波同步技术,以及对抗多径衰落干扰的频域均衡技术。并通过数学推理证明了系统的载波频偏会影响接收机判决译码的准确性以及频域均衡模块的性能,指出同步技术对于通信系统的重要性。其次,本文根据项目需求结合IEEE802.11标准,设计了合理的数据帧结构。在MATLAB中对系统整体进行设计仿真,并着重对接收端同步模块进行了不同信噪比环境下的仿真分析。提出使用三组7位巴克码滑动相关的帧同步方案,并仿真验证了在不同信噪比情况下,使用三组巴克码进行同步识别的性能始终优于使用一组巴克码;在MATLAB中模拟不同的信道环境、不同大小的噪声、频偏等干扰因素对载波同步模块进行理论仿真测试,并通过仿真结果说明载波同步模块的意义和频偏纠正的可行性;采用 ARM（Advanced RISC Machines,ARM）+FPGA（Field Programmable Gate Array,FPGA）+AD9361的硬件架构,在Vivado中编写Verilog代码,并在开发板中实现同步识别模块及载波同步模块的硬件电路设计。设计完成后进行三回环测试,证明各个模块功能正常;使用两台电脑配置两部开发板为一收一发状态,进行系统级收发测试,测试中发送数据610279帧,接收数据610279帧,正确接收数据610260帧,整体误码率约在4*10-6左右,性能满足工程需求。最后,本文针对仿真以及实际应用中出现的低信噪比环境中接收机频偏估计算法性能严重下降的问题,提出了一种两步频偏纠正算法。第一步,通过使用训练序列互相关算法做频偏粗估计的方式,缩小待估计频偏范围。第二步,使用L＆R算法做频偏细估计,减小估计误差。在MATLAB中对两步频偏纠正算法及部分时域频偏估计算法做了对比仿真,仿真结果表明:两步频偏纠正算法在低信噪比环境中性能良好,且在系统频偏较小时,与L＆R算法拥有相同的频偏估计精度。在系统归一化频偏较大为0.4时,若信噪比达到-3dB,频偏估计均方误差即可收敛至CRB（Cramér-Rao Bound,CRB）。此外还提出了一种基于数据信息的剩余频偏反馈纠正算法,利用译码信息与接收到的调制信息中,隐含的频偏信息完成剩余频偏的纠正,进一步提高了频偏估计算法的可靠性。