自从上个世纪70年代末以太网技术出现后,互联网技术开始迅猛发展,并逐渐渗透到人们日常工作生活的方方面面。其中百兆快速以太网是当今终端设备中运用最为广泛的以太网技术。以太网Switch和PHY芯片一直被国外企业垄断,国内传统以太网研究几乎都放在数据链路层或更高层次上。对于物理层的研究比较缺乏,所以研究该课题对于发展国产自主以太网芯片有重要帮助和贡献。以太网技术主要包括介质访问控制部分(MAC)和物理层(PHY)两部分,本文以IEEE802.3协议内容为基础,完成满足标准要求的百兆以太网物理层数字电路设计。主要工作如下:研究IEEE802.3物理层协议,总结确定100BASE-TX物理层结构。重点研究物理编码子层(PCS)、物理介质连接子层(PMA)、物理介质相关子层(PMD)的工作方式和各子层的功能,总结归纳出了整体设计的电路结构和关键信号间的逻辑关系。研究各子层中的相关编码。分析研究各种编码,扰码的算法及其实现方式,对比分析不同编码方式的特点,并经过综合比较后,采用了适合以太网物理层的编码和算法。通过列表推导的方式比较自同步扰码和同步扰码的区别,提出百兆以太网应当采用同步扰码的扰码方式。研究总结各子层具体模块的功能,使用Verilog HDL语言进行逻辑实现。按照具体功能将各子层分为具体模块,根据协议、数据流的流向和控制信号间的逻辑关系,总结不同模块的实现方式。部分模块主要采用状态机来实现设计,则对状态转移流程图进行归纳总结,对状态跳转情况和跳转条件做详细说明,进而实现RTL设计。对设计仿真验证,并使用综合工具逻辑综合。完成设计后,搭建验证平台,根据设计规范提取了35个验证项,对设计进行仿真验证,根据仿真结果证实满足设计功能要求,且功能覆盖率达到100%,各模块代码覆盖率也都达到95%以上,达到项目要求目标。在功能验证通过的基础上,使用DC综合工具对代码综合,时序报告显示建立时间和保持时间的时间冗余slack分别为0.06ns和0.14ns。证实该设计满足时序约束要求。