H.265/HEVC是新一代视频编解码标准,主要用于高清和超高清视频。与上一代H.264相比,H.265是基于H.264的基础上保留原来的某些技术,同时加以改进,提高了压缩率、编码质量,同时视频码率降低了一倍。然而H.265编码算法计算复杂度高,需要极强的计算能力才能完成视频的实时编解码,而软件解决方案造成吞吐率很低,很难满足实时编码要求。因此将FPGA与H.265编码技术相结合,可以充分利用FPGA并行处理以及IP核灵活访问的优势,从而有效提高编码性能和速度。本文以H.265视频编解码标准为研究对象,针对H.265编码中复杂度高的帧内和帧间预测模块进行基于FPGA的硬件设计。针对传统的嵌入式处理器实现的编码系统编码性能差的问题,本文提出了一种基于Zynq平台的H.265编码系统设计方案,通过构建基于片上系统(System on Chip,SoC)的编码设计方案,来弥补传统编码系统的缺点。本论文的主要研究内容如下:1.本文深入分析H.265编码标准的结构,研究了H.265视频编码的实现过程,针对帧内预测模式多且划分层次复杂,导致遍历的划分与预测模式组合太多,带来的计算量非常大的问题,本文使用基本块作为处理单元的硬件复用结构,并且能够支持所有模式的预测,通过并行计算可有效减少编码时间;针对帧间预测过程中运动估计算法的高计算复杂度的问题,本文在传统TZSearch算法的基础上提出基于FPGA的算法改进和硬件设计,从而加快运动估计过程中系统的处理速度。2.针对传统编码系统的低速,低集成度和高功耗问题,本文提出了一种基于Zynq的解决方案。设计了基于AXI-Stream接口的H.265编码IP核、数据缓存和打包模块设计,并在Zynq7020平台上完成摄像头采集和编码IP核的驱动设计,最终完成了整套的视频釆集、显示、编码和存储编码系统。经实验结果表明,该系统能够稳定实现1920×1080P@30fps高清视频的实时编码传输。