论文部分内容阅读
锁相环(Phase-locked Loop,PLL)是电网同步的关键技术。本文针对二阶广义积分器锁相环(Second-order Generalized Integrator-based PLL,SOGI-PLL)谐波抑制能力差、抗直流干扰能力低、动态响应速度慢的问题,提出了一种新的级联二阶广义积分器锁相环(Cascaded SOGI-PLL,CSOGI-PLL)。它采用级联SOGI的方法来去除直流分量,同时增强系统的滤波性能,并运用并行频率检测方法来实现电网频率的跟踪。因此CSOGI-PLL在没有引入额外负反馈回路的前提下解决了谐波抑制、直流分量和频率自适应问题,相比于以前的方法,这非常有利于提高系统设计带宽,加快动态响应速度,增强系统稳定。另一方面,CSOGI-PLL其实质为数字锁相环,在此采用坐标旋转数值计算方法(Coordinate Rotation Digital Computer,CORDIC)来实现鉴相功能,利用直接数字频率合成器(Direct Digital Synthesizer,DDS)来替代压控振荡器。所以CSOGI-PLL 非常适合可编程逻辑门阵列(F ield Programmable Gate Array,FPGA)的实现,也有利于低成本的芯片制造。而且,相对于DSP实现方式,这可以获得更高的采样频率,以确保更好的响应速度和锁相精度。CSOGI-PLL最终基于Xilinx Nexys4 DDRTM系列的FPGA开发板实现,开发工具采用XinlinxISE,编程语言为Verilog。并通过实验考察CSOGI-PLL在电网电压失真条件下的动态和稳态性能,失真条件包括电网电压下降、相位突变、频率突变、谐波和直流分量干扰等。实验结果由示波器测得,结果证明CSOGI-PLL不仅具备了抗直流干扰能力,对于THD为8.12%的谐波干扰,也表现出了较好的滤波效果,从而获得良好的稳态精度,以满足IEEE C37.118最大相位误差峰峰值必须小于0.57°的标准,而且其动态响应快速,锁相时间仅需39ms,特别是在频率突变的场景下,CSOGI-PLL的过渡时间缩短至27ms,比现有的大多数锁相环的响应时间缩短了 2～3倍,而且过渡比较平缓,超调量小。