不断进步的半导体工艺和不断变化的应用需求一直是推动微处理器发展的主要动力。一些工艺技术如缩小器件尺寸、降低工作电压和提升工作主频，在提高处理器性能的同时，却使得处理器越来越容易受到信号串扰、电子干扰及粒子辐射等环境因素的影响而发生瞬态故障，在纳米工艺时代，处理器工作的可靠性将成为一个日益严峻的问题。另一方面，在航空、航天、核电等领域，粒子辐射强，工作环境恶劣，以处理器为核心的信息系统一旦发生故障必将导致重大损失，因此对处理器的容错能力提出了很高的要求。　　 本文为满足应用需求，特别是满足嵌入式微处理器在航天等关键领域的迫切需求，研究纳米工艺下高可靠的微处理器结构，平衡容错技术在故障覆盖率、性能损失和硬件开销之间的关系，本文研究工作主要创新点如下：　　 1.提出了一个基于微处理器功能模型的故障注入技术，能够在微处理器结构设计的前期快速评估其容错能力，采用该技术评估了指令复制技术和断言技术的容错能力，实验结果表明该系统的评估是合理的。　　 2.在分析当前容错技术性能瓶颈的基础上，发现有限的重命名寄存器也会影响一些时间冗余技术的性能，并提出了一个基于检查点的容错技术，用合适的硬件开销有效地缓解了该瓶颈。实验结果表明，在一个寄存器约束的配置中，该技术的性能损失仅为7.7％，而相关技术的性能损失却高达28％。　　 3.提出了一种向分支指令后插入冗余指令的容错微结构，能够检测流水线上各阶段发生的瞬态故障并能恢复处理器状态，同时利用分支误预测浪费的带宽，降低了冗余执行导致的性能损失。实验结果表明，该技术的性能损失在6％-31％之间，平均为21％，明显低于相关技术的性能损失。　　 4.提出了一个处理器性能模型，分析了减小取指带宽对程序性能的影响。分析结果表明：减小取指带宽导致的性能损失随着分支预测器准确度或缓存命中率的下降而下降，随着指令延时的加大而减小。在此基础上，提出了一个轮流取指的容错技术，用很小的硬件开销就可以检测流水线上各阶段发生的瞬态故障，同时和现有技术相比性能损失并没有明显增加。实验结果表明，该技术的故障检测率为71.5％，失效率仅为0.3％，实验结果还验证了性能模型的正确性。　　 本文重点研究了容错的微处理器结构，发现了一些新的现象，提出了一些新的容错技术方案，取得了一些很有意义的研究成果，他们有效地提升了处理器的容错能力，从而满足了应用需求。