工作在空间环境中的集成电路对辐射粒子导致的辐射效应极为敏感,单粒子效应会导致航天器发生故障或失效。随着集成电路的迅速发展,工艺尺寸不断缩减,工作电压和节点电容不断降低,而工作频率和电路的复杂度却在不断增加,使集成电路对单粒子效应的敏感性不断增加。同时集成电路的密度也不断增加,晶体管之间的间距不断减小,单粒子诱导的电荷会被多个相邻的晶体管收集,导致电荷共享或多节点电荷收集。在纳米工艺下,电荷共享已经成为抗辐射加固设计面临的新挑战和新热点。集成电路中组合逻辑电路和存储电路中许多现有的加固技术或加固单元结构无法满足新的可靠性需求,甚至失效。因此,本文以电荷共享为核心,对集成电路的基本单元,包括组合逻辑单元、时序逻辑单元和存储器单元,进行加固设计研究。提高集成电路中基本组成单元的抗辐射能力,对于提高整个集成电路系统的可靠性是非常有利的。本文通过抗辐射设计加固的方法,解决纳米尺度下多节点电荷收集带来的新问题,为集成电路系统的可靠运行提供保障。本文的工作主要包括以下几个方面:（1）组合逻辑单元抗单粒子瞬态加固设计研究。研究晶体管间距、版图的布局方式、单粒子的入射方向及角度对组合逻辑单元中电荷共享导致的脉冲窄化效应影响,分析脉冲窄化效应的机理。提出了虚拟栅增强电荷共享加固技术,通过将单元中后级晶体管拆分为2个并联的晶体管,采用虚拟栅极代替浅沟道隔离分隔晶体管,增强脉冲窄化效应,降低单粒子导致的瞬态脉冲宽度。仿真结果表明,虚拟栅增强电荷共享加固技术可以显著地降低单粒子瞬态的脉冲宽度,有效地抑制单元产生的单粒子瞬态。相比于其他加固技术,虚拟栅增强电荷共享加固技术对单粒子瞬态的抑制效果更明显。虚拟栅增强电荷共享加固技术适用于标准库单元的加固设计。（2）锁存器单元抗单粒子双节点翻转加固设计研究。通过分析C单元的工作原理和特点,以及采用节点冗余加固技术的锁存器单元内各节点之间的反馈关系,提出了一种抗双节点翻转加固锁存器单元结构。单元内任意节点对发生双节点翻转时,单元均可保证正确的存储值,并且发生翻转的节点均可由其他节点驱动回正确的状态。和现有的具有相同容错能力的抗辐射加固锁存器单元相比,该结构具有低延迟和低开销,并且对工艺波动具有低敏感性。（3）触发器单元抗单粒子效应加固设计研究。分析主从结构的边沿型D触发器中单粒子瞬态、单节点翻转以及双节点翻转导致的软错误来源,以及触发器中常用的错误检错技术,提出了2种加固触发器单元结构。第1种单元结构可以检测单粒子瞬态、单节点翻转和双节点翻转导致的软错误。第2种单元结构可以检测并纠正单粒子瞬态、单节点翻转和双节点翻转导致的软错误。相比于现有的抗辐射加固触发器单元结构,所提出的结构具有高可靠性和低开销的特点。（4）静态随机存取存储器（Static Random-Access Memory,SRAM）单元抗单粒子多节点翻转加固设计研究。研究SRAM单元的设计原理,分析了SRAM单元抗单粒子多节点翻转加固设计的关键问题,提出了一种抗多节点翻转的SRAM单元结构。该结构采用电路级和版图级加固技术相结合的方式,在电路级采用节点冗余加固技术,并利用冗余节点构建多条反馈回路,使单元中发生翻转的节点可以自动地恢复正确状态;在版图级采用了多种加固技术,抑制单元内敏感晶体管之间的电荷共享。仿真结果表明,单元具有抗单粒子多节点翻转的能力。相比于现有的抗辐射加固SRAM单元结构,所提出的结构具有高可靠性、高读写稳定性的特点。