论文部分内容阅读
当代社会,频谱资源日益紧张,宽频带、兼容性将是未来接收机的发展趋势。宽频带数字接收机的设计对芯片和器件的要求比较高,在早期很难实现。直到软件无线电的快速发展,为宽频带数字接收机提供了技术上的支撑。不同的解调方式能在同一软件无线电平台上实现,因此,用不同调制方式发射的信息都能用同一接收机接收,极大地增强了接收机的兼容性,使其适用性更好。现场可编程门阵列（field-programmable gate array,FPGA）在大型的系统开发上对信号的数字处理有着其特有的优势。本文基于软件无线电设计了一种宽频带数字接收系统,采用零中频的结构提高了系统的频宽,抑制了镜像频率,结构简单。本文采用零中频的接收机结构进行设计,并对其中的关键技术进行了研究,主要包括数字下变频技术、解调中的载波同步技术和位同步技术。数字下变频通过CIC滤波器和混频来实现,载波同步采用的是COSTAS环法来实现的,位同步是通过锁相环来实现的。然后对数字接收系统进行了研究与设计,采用模块化的思想来实现整个系统的设计。主要有射频前端和数字信号处理,主要对数字部分进行了研究和设计,数字部分包括本振模块、环路解调模块、位同步模块和差分解码模块等。最后对各模块和系统进行了FPGA实现。本文的主要贡献如下:（1）本系统中,采用DQPSK解调技术,其频谱利用率较高,通用性强还能避免相位模糊。同时对解调模块中的鉴相器进行了改进,用符号函数代替了滤波后的乘法运算,节省了系统资源,将鉴相增益从1/4提高到21/2,提高了鉴相器的灵敏度。（2）环路滤波器既要滤除信号中的高频分量,又要调节数字锁相环的参数,因此,解调中的环路滤波器性能的好坏会直接影响解调模块的性能,本文对环路滤波器的不同参数设置进行了对比,通过对比选出系统性能较好的参数进行环路滤波器的设计。（3）宽频带意味着频谱范围较宽,采样频率变化跨度较大,而采样率的变化可以通过滤波器组来实现,通过不同的滤波器可以实现任意倍数的变化,CIC滤波器可以实现抽取和内插,抽取和内插的交替使用可以实现分数倍的改变,使得采样率变化非常灵活且易实现。本文对频率为8MHz、采样率为40MSPS的输入信号进行5倍抽取,使其采样率降低到8MSPS,然后与频率为2MHz的载波进行混频得到基带信号。该系统的采样率不仅能够实现整数倍的改变还能实现分数倍改变,在实际的数字通信系统中有一定的参考价值和意义。