频率综合器是集成电路中最重要的电路模块之一。它产生周期性的信号,用来给数字系统提供时钟信号,或是给无线、有线的收发机系统提供实现上下变频的本振信号。该周期性信号的精确与否,会影响甚至决定整个系统的性能,所以研究设计高性能的频率综合器是十分有必要的。除了性能之外,设计的成本也同样应该被关注,因为在硅片上验证一个设计所消耗的时间和金钱成本都是相当多的。芯片实现的成本主要来自于所占用的面积,然而对于最为常见的PLL频率综合器,设计者们通常却会采用极占面积的LC振荡器作为频率产生单元,而非面积成本较低的环形振荡器。究其原因,主要是环形振荡器与LC振荡器巨大的性能差距所致——环形振荡器需要消耗近百倍的功耗才能达到产生相同频率的LC振荡器的性能。巨大的性能差异使得LC振荡器中的电感成为了高性能频率综合器的唯一选择,也成为了实现无电感收发机系统的最后一个障碍。本论文的主要目标就是解决上述问题,即在不使用电感的前提下实现高性能频率综合器的设计。本论文的主要工作从设计一个谐波注入锁定环形振荡器开始,当工作在600 MHz时,这个设计在100 kHz和1 MHz频偏处的相位噪声分别为-120 dBc/Hz和-130 dBc/Hz,达到甚至超越了基于LC振荡器的类似结构的噪声性能。优越的相位噪声性能主要来自于注入锁定技术的应用,因为它极大的扩展了等效滤波带宽从而更多的抑制了振荡器的噪声。增大滤波带宽的方法也是本论文在使用环形振荡器情况下达到优秀噪声性能的主要思路。对于产生时钟信号的频率综合器,系统对它的抖动性能以及输出频率调谐精度的要求一般都不会很苛刻。基于这个考量本论文实现了一个具有宽频率输出范围的、可简单复用的时钟产生电路的IP核。在CMOS 180 nm工艺实现的IP核只占用了0.078mm2的芯片面积,可以输出50至600 MHz的不同频率时钟,同时保持系统本身的稳定、输出的低抖动以及50%占空比。这个IP核一定程度上避免了为不同频率的应用定制化设计一个时钟产生电路的需求。在产生本振信号的频率综合器中,通常人们会采用ΔΣ调制器以实现输出的精细可调。但是ΔΣ调制器所引入的量化噪声会限制我们选取大的环路滤波带宽,与前述的基本思想不符。更重要的是,近年来能实现高滤波带宽的先进频率综合器结构,如亚采样PLL、注入锁定PLL和倍乘DLL等,在本质上都只能工作在整数模式。本论文提出了一种在参考源路径上引入相位循环式的倍频DTC的结构来解决上述的两个问题。与常规DTC设计不同,相位循环式的操作使得所提出DTC的增益和范围都无需校准,且由于使ΔΣ调制器工作在高频,该DTC的量化噪声问题也得到了缓解。测试结果显示,所设计的DTC的带内相位噪声可以达到-120 dBc/Hz,并且可以从390 MHz以0.3 kHz的步长变化至640 MHz,量化噪声在20 MHz频偏以上才有所体现。整个设计消耗的芯片面积为0.257 mm2,功耗为6.3 mW。将该DTC理解为一个高频的可调振荡器,它将设计高性能频率综合器这一任务简化为了设计一个常规的整数型PLL；而这个整数型PLL的理论带宽上限高达20 MHz,足以抑制环形振荡器较差的相位噪声,实现了高性能低成本的设计目标。