随着集成电路行业的高速发展,对芯片设计在速度与功耗方面的要求越来越高,采用过去传统的并行技术已经无法满足设计对高性能的要求,因此需要引入诸如余数系统这类真正并行处理的数值表征系统。在余数系统中,其各通道间彼此独立、并行以及免进位传播的特点,可以使得余数系统在高速数字处理领域具有很大的应用价值,因此对余数系统相关问题的研究是非常有意义的。本论文主要是针对余数系统检测问题与模乘法器进行相应的研究,其主要的工作内容如下:1、对比传统的奇偶检测算法提出基于三模余数基{2_n+1，2_n-1,2_2n+1}的改进奇偶检测算法,并对相应算法进行VLSI电路实现;其中,本文奇偶检测算法的优势在于消除了除法操作以及查找表的使用,仅通过采用一个模加器、一个比较器及一些简单的组合逻辑电路实现,简化了设计的复杂度。2、对比传统的符号检测算法提出基于四模余数基{2_n+1，2_n-1,2_2n+1}的改进符号检测算法,并对相应算法进行VLSI电路实现;其中,本文符号检测算法的优势在于减少了模运算单元的数量,且不需要引入冗余余数基,仅通过使用一个n位的模加法器、一些普通的二进制加法器及组合逻辑单元实现,使得电路的结构得到简化。3、提出模2 5n±乘法器的新算法,并对相应算法进行VLSI电路实现;其中,本文模2 5n+乘法器算法的优势在于完全消除了模操作,乘法器操作的最终结果仅通过一个普通的二进制加法器就可求得,极大的简化了设计;而本文模2 5n-乘法器算法的优势主要体现在减小了模加法器单元操作数的位宽。