目前，在大多数雷达接收机中都采用DSP或FPGA来完成高速数字信号处理。但是和ASIC相比，这两种器件的成本太高，而且在处理速度和可靠性方面也有不小的差距。因此，为了降低成本和提高性能，有必要为雷达系统设计信号处理专用集成电路。本文正是针对这种需求，设计了一款雷达信号处理专用芯片。主要内容和创新点如下：1．设计了雷达芯片中的协处理器，其中脉压和滤波运算采用流水线设计，求模运算巧妙地利用IP核来完成，取对数运算提出了查表取值的构想。此外，还设计了时钟处理模块和控制寄存器等电路。2．用中芯国际0．18um CMOS工艺库完成了雷达芯片前端代码的逻辑综合。在综合中，充分运用了各种性能优化技巧。3．完成了雷达芯片的时序验证工作，在时序验证中，根据雷达芯片的特点合理了利用静态时序分析和动态时序仿真两种技术，提高了时序验证的效率和准确度。同时，获得了流片前的重要时序信息。经过一年多的时间，笔者和课题组其他成员一道完成了这款雷达芯片的设计，此芯片的版图文件已于2006年11月送去中芯国际流片。