随着FPGA技术朝着高速、高集成度方向发展,其被广泛地应用于实时或准实时处理场合。在现代电子战接收机中,算法灵活多样、测频精度高的数字接收机逐渐成为发展趋势。因此,利用FPGA技术来实现数字接收机高精度测频这一设计思想将具有十分重要的应用价值和科技战略意义。本文主要研究了基于FPGA的数字接收机测频技术。首先介绍了多种测频算法的原理,并对各种算法在MATLAB软件上仿真测试,重点阐述了本系统中采用的FFT频域算法,在此基础上完成了测频系统的软件设计；其次,在验证了软件方案的可靠性和可实现性之后,分析了测频系统的硬件结构,采用VHDL语言对各硬件模块进行编程,其中涉及到Altera公司提供的高效的IP核,采用了改进型不恢复余数求方根算法来实现的开平方运算,采用状态机方式来实现的测频系统控制模块等。通过Quartus II软件对系统进行硬件仿真,测试出来的误差频率控制在100KHz以内；最后设计了一种FFT算法的FPGA实现方案,该设计全部由Verilog HDL语言实现,详细介绍了基4蝶形算法原理,分析了RAM读写地址规律,采用了CORDIC算法实现复乘运算。实验结果表明系统的性能指标已达到设计要求。